数字电子技术基础8.pptVIP

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 84 通用阵列逻辑（GAL）;8.1 概述(1);二、PLD的分类 按集成度（700门/片）：低密度PLD和高密度PLD。 低密度PLD：FPLA、PAL和GAL 高密度PLD：CPLD和FPGA;三、PLD的一般结构;表一 四种PLD 电路的结构特点;四、PLD电路惯用画法;PLD的三态输出缓冲图;8.2 *现场可编程逻辑阵列（FPLA）(1);ROM的基本结构;8.3 可编程阵列逻辑（PAL）(1); 三、PAL的五种输出电路结构 1) 专用输出结构 a. 其输出端是一个与或门、与或非门或者是互补输出结构； b. 其共???特点是所有设置的输出端只能用作输出使用； c. 该结构的PAL器件只能用来产生组合逻辑函数。 ;2) 可编程输入/输出结构 输出端是一个具有可编程控制端的三态缓冲器，控制端由与逻辑阵列的一个乘积项给出。同时。输出端有经过一个互补输出的缓冲器反馈回与逻辑阵列。 ;3) 寄存器输出结构 a.该结构在输出三态缓冲器和与-或逻辑阵列的输出之间串进了由D触发器组成的寄存器。同时，触发器的状态又经过互补输出的缓冲器反馈回与逻辑阵列的输入端。 b.该结构不仅可以存储与或逻辑阵列的输出的状态，而且能很方便的组成各种时序逻辑电路。; 四、PAL的应用;五、PAL器件使用时的优缺点 PAL选定芯片型号后，其输出结构就选定 PAL有20多种不同的型号可供用户使用 PAL器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便 PAL采用的是双极型熔丝工艺，只能一次性编程 PAL输出方式是固定的，不能重新组态，因而编程灵活性较差。;8.4 通用阵列逻辑（GAL）(1);二、GAL的电路结构;1、常用的GAL器件有GAL16V8和GAL22V10两种系列，它们的结构基本相同 2、GAL16V8有一个32*64位的可编程与逻辑阵列 3、 GAL16V8有8个输出逻辑宏单元(OLMC) 4、10个输入缓冲器，8个三态输出缓冲器和8个反馈/输入缓冲器 5、32列表示有16个输入变量，64行表示有64个乘积项，共有2048个可编程点 6、组成“或”逻辑阵列的8个或门分别包含于8个OLMC中，每一个OLMC固定连接8个乘积项，不可编程; 三、GAL的输出逻辑宏单元（OLMC） ; 1、OLMC中的或门完成或操作，有8个输入端，固定接收来自“与”逻辑阵列的输出，或门输出端只能实现不大于8个乘积项的与-或逻辑函数 2、或门的输出信号送到一个受XOR（n)信号控制的异或门，完成极性选择，当XOR（n)=0时，异或门输出与输入（或门输出）同相，当XOR（n）=1时，异或门输出与输入反相 3、OLMC中的四个多路选择器分别是输出数据选择器OMUX、乘积项数据选择器PTMUX、三态数据选择器TSMUX和反馈数据选择器FMUX，它们在控制信号AC（0）和AC1（n）的作用下，可实现不同的输出电路结构形式。 ; 四、OLMC的五种工作模式 OLMC在SYN，AC(0)，AC1(n)的控制下，可以重新组态，即可以工作在五种不同模式下： 专用输入模式 专用组合输出模式 带反馈的组合输出模式 时序逻辑的组合输出模式 寄存器输出模式 SYN为0或1用以决定被组态的OLMC是时序或组合逻辑电路，AC(0)，AC1(n)用以控制OLMC的电路结构，AC(0)是所用OLMC共用的，而AC1（n）则是每OLMC个单独具有的。;1）SYN=1，AC0=0，AC1(n)=1时，OLMC（n）的电路结构为专用输入模式，是组合逻辑电路。此时，引脚1和11可作普通数据输入端使用，输出三态缓冲器为禁止态而使相应的I/O端不能作输出只能作输入端使用，并且该输入信号需经邻级OLMC的FMUX反馈回“与”逻辑阵列输入。需要注意的是，由GAL16V8的结构图可见，OLMC（15）和OLMC（16）因无FMUX相连，故不能作专用输入模式，即101模式。;2）SYN=1，AC（0）=0，AC1(n)=0时，OLMC（n）的电路结构为专用组合输出模式，是组合逻辑电路。此时，引脚1和11可作普通数据输入端使用，输出三态缓冲器处于工作状态，输出始终允许，异或门的输出经OMUX送到三态缓冲器。因为三态缓冲器是一个反相器，所以XOR（n)=0时输出的组合逻辑函数为低电平有效，当XOR（n)=1时为高电平有效。当相邻OLMC的AC1（m)也为0时，FMUX接地，没有反馈信号，相应的I/O端只能作纯组合输出而不能作反馈输入使用。;3) SYN=1，AC（0）=1，AC1(n)=1时，OLMC（n）的电路结构为带反馈