数字电子技术PLD.pptVIP

五、GAL的编程 结构控制字(82位) 1、由JK触发器和PLA构成的时序逻辑电路如图所示，试分析其功能（写出状态转换表、画出状态转换图，描述其功能，并说明其能否自启动）。 驱动方程： 状态方程： 状态转换图： 2、试用如图的PLA器件设计一保密锁逻辑电路。 在此电路中，保密锁上有A、B、C三个按钮。当三个按扭同时按下时，或A、B两个同时按下时，或按下A、B中的任一位按钮时，锁就能被打开；而不符合上列组合状态时，将使电铃发出报警响声。 要求写出必要的设计步骤，并画出包括PLA阵列图的逻辑图。 解：设A、B、C按下为1 ；不按为0 打开锁Y1为1，报警Y2为1 1）SYN=1，AC(0)=0，AC1(n)=1时，OLMC（n）的电路结构为专用输入模式（101）模式。此时输出三态缓冲器为禁止态而使相应的I/O端不能作输出只能作输入端使用，并且该输入信号需经邻级OLMC的FMUX反馈回“与”逻辑阵列输入。 2）SYN=1，AC（0）=0，AC1(n)=0时，OLMC（n）的电路结构为专用组合输出模式（100）。此时输出三态缓冲器处于工作状态，输出始终允许，异或门的输出经OMUX送到三态缓冲器。XOR（n)=0时输出的组合逻辑函数为低电平有效，当XOR（n)=1时为高电平有效。当相邻OLMC的AC1（m)也为0时，FMUX接地，没有反馈信号，相应的I/O端只能作纯组合输出而不能作反馈输入使用。 3) SYN=1，AC（0）=1，AC1(n)=1时，OLMC（n）的电路结构为带反馈的组合输出模式（111）。输出三态缓冲器由第一乘积项控制，并且三态缓冲器的输出信号又反馈回“与”逻辑阵列的输入。在111模式下，只要有一个OLMC工作在111模式，则8个OLMC必然全工作在111模式； 4）SYN=0，AC（0）=1，AC1(n)=0时，OLMC（n）的电路结构为寄存器输出模式(010)，是时序逻辑电路。引脚1是时钟信号CK输入端，引脚11是公共三态控制信号的输入端；异或门的输出送D触发器寄存，D触发器的Q端输出，送到三态输出缓冲器，同时 端经FMUX反馈回“与”逻辑阵列输入。 5）SYN=0，AC（0）=1，AC1(n)=1时，OLMC（n）的电路结构为时序逻辑的组合输出模式(011)。此时，异或门的输出直接送往输出三态缓冲器，输出三态缓冲器由第一乘积项控制，而I/O（n）信号经FMUX反馈回“与逻辑阵列”。须注意的是，工作在011模式的OLMC不能单独存在，必须和寄存器输出的010模式的OLMC共存于一片GAL芯片中，也就是说，工作在011模式的OLMC是时序逻辑电路中的组合逻辑部分， 与逻辑阵列 与逻辑阵列 电子标签 电子标签 保留地址空间 结构控制字 . . . 整体擦除 保留 加密单元 行 地 址 0 31 32 33 59 60 61 62 63 82位 63 0 32位乘积项禁止 4位XOR(n) 1位 AC0 8位AC1(n) 1位 SYN 4位XOR(n) 32位乘积项禁止 PT63-PT32 12-15 12-19 16-19 PT31-PT0 六、其他类型的可编程逻辑器件 1）EPLD和CPLD是从PAL、GAL发展起来的阵列型高密度PLD器件，它们大多数采用了CMOS EPROM、E2PROM和快速闪存储器等编程技术，具有高密度、高速度和低功耗等特点。它们至少包含三种结构：可编程逻辑宏单元、可编程I/O单元、可编程内部连线。 2）FPGA结构与阵列型可编程逻辑器件不同，其结构类似于掩膜可编程门阵列（MPGA）,它有许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。FPGA兼容了MPGA和阵列型PLD两者的优点，因而具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。 3）在系统可编程器件（ISP-PLD）是支持ISP技术的可编程逻辑器件，ISP技术是指对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能力，是一种先进的编程技术。ISP-PLD可以摆脱编程器，只需要通过计算机接口和编程电缆，直接在目标系统或印刷线路板上进行编程，使用起来更加方便和灵活。 *可编程逻辑器件的开发技术简介 开发系统 硬件 软件 PC机 编程器 编程电缆 专用开发软件 常用的开发软件 Altera公司：MAX+plusII Quartus公司：Found