第20章门电路和组合逻辑电路.ppt

第20章 门电路和组合逻辑电路 20.1 脉冲信号 1. 模拟信号 20.2.1 晶体管的开关作用 1. 二极管的开关特性 2. 三极管的开关特性 20.2.2 逻辑门电路的基本概念 1. “与”逻辑关系 2. “或”逻辑关系 3. “非”逻辑关系 20.3.3 分立元件逻辑门电路 2. 二极管“与” 门电路 2. 二极管“与” 门电路 3. 二极管“或” 门电路 3. 二极管“或” 门电路 4. 三极管“非” 门电路 20.3.4 基本逻辑门电路的组合 20.3 TTL门电路 20.3.1 TTL“与非”门电路 20.3.1 TTL“与非”门电路 3. TTL“与非”门特性及参数 (2)TTL“与非”门的参数 TTL“与非”门的参数 20.3.3 三态输出“与非”门 20.3.3 三态输出“与非”门 20.5 逻辑代数 1. 常量与变量的关系 20.5.3 逻辑函数的化简 1.用 “与非”门构成基本门电路 20.6 组合逻辑电路的分析与综合 20.6.1 组合逻辑电路的分析 20.6.2 组合逻辑电路的设计 20.7 加法器 20.7 加法器 20.7.1 半加器 20.7.2 全加器 二、 加法器 加法器小结 能对两个1位二进制数进行相加而求和及进位的逻辑电路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单，但速度较慢，超前进位加法器速度较快，但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计代码转化电路、二进制减法器和十进制加法器等。 20.8 编码器 20.8.2 二 – 十进制编码器 20.9 译码器和数字显示 CT74LS139型译码器 20.9.2 二-十进制显示译码器 20.10 数据分配器和数据选择器 20.10.1 数据选择器 例: 20.10.2 数据分配器 数据分配器的功能表 20.12 应用举例 CT74LS4147 编码器功能表 I9 Y0 I8 I7 I6 I5 I4 I3 I2 I1 Y1 Y2 Y3 1 1 1 1 1 1 1 1 1 1 1 1 1 输 入 (低电平有效) 输 出(8421反码) 0 ? ? ? ? ? ? ? ? 0 1 1 0 1 0 ? ? ? ? ? ? ? 0 1 1 1 1 1 0 ? ? ? ? ? ? 1 0 0 0 1 1 1 0 ? ? ? ? ? 1 0 0 1 1 1 1 1 0 ? ? ? ? 1 0 1 0 1 1 1 1 1 0 ? ? ? 1 0 1 1 1 1 1 1 1 1 0 ? ? 1 1 0 0 1 1 1 1 1 1 1 0 ? 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 例:CT74LS147集成优先编码器(10线-4线) T4147引脚图 低电平 有效 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CT74LS4147 集成优先编码器(8线-3线) 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74LS148 74LS348 为选通输入端，低电平有效 编码器工作 输出均被锁定在高电平 集成优先编码器(8线-3线) 为选通输出端，只有当所有的编码输入都为高电平，且 =0时， ，表示无编码信号输入，级连时可以扩展优先编码功能。 为优先扩展输出端，级连时可作输出位的扩展端 只要有任何一个编码输入，且 =0时，