计算机结构与逻辑设计3Ext逻辑电路基础.ppt

* */27 3)集电极开路门 * */27 OC门线与功能 已有的门电路是不能直接线与的！！ * */27 OC门 支持电平转换功能 * */27 4)TTL三态门 * */27 * */27 3.4CMOS逻辑电路 3.4.1CMOS反相器 * */27 3.4.2 CMOS逻辑门 1)与非门 * Lqchen@seu.edu.cn Lqchen@seu.edu.cn 第3章 数字集成逻辑电路基础 3.1 晶体管的开关特性 3.1.1 PN结 当一块P型半导体与N型半导体结合起来时（P型掺杂硼是受主、N型掺杂磷是施主），如下图所示，由于P型半导体中有很多的空穴，而N型半导体中有许多电子，所以当P-N结合起来时，结合面附近的电子会填入空穴中。 * PN结工作原理 若外加电源E 足够大而克服了障碍电位，则由于电池的正端具有吸引电子而排斥空穴的特性，电池的负端有吸引空穴而排斥电子之特性，造成很大的电流通过P-N接合面。 因为电池的负端不断的补充电子给N型半导体，电池的正端则不断的补充空穴给P型半导体，所以通过P-N接合面的电流将持续不断。 * */27 增加反向电压的时候，则是另外的一种情况。 * */27 二极管的开关特性 3.1.2二极管的开关特殊性 正向导通 反向截止 有开启电压：约0.5~0.7V 二极管理想模型 * */27 3.1.3 三极管的开关特性 * Lqchen@seu.edu.cn */27 NPN型 * */27 2）三极管开关时间 （逻辑非功能） 3.1.4 场效应管（MOS管） * */27 MOS管的开关：区分N沟道和P沟道的场效应管 NMOS管的动态特性 * */27 3.2 逻辑门电路 * */27 门电路 符号 表示式 与门 A B Y A B Y ≥1 或门 非门 1 Y A Y=AB Y=A+B Y= A 与非门 A B Y Y= AB 或非门 A B Y ≥1 Y= A+B 异或门 =1 A B Y Y= A?B R1 D R2 F +12V +3V 三极管非门 D1 D2 A B +12V 二极管与门 F = ? 3.3 TTL逻辑电路 * */27 前面我们接触过由开关组成的逻辑电路，现在用二极管和三极管怎么实现？ 1)二极管与门 * */27 2)二极管或门 * */27 3)三极管非门 * */27 4)TTL与非门 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 1) 输入全为高电平（3.6V）时 “1” 全导通 电位被钳 在2.1V 全反偏 ?1V 截止 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 2) 任一输入为低电平（0.3V）时 “0” 1V 不足以让 T2、T5导通 三个PN结 导通需2.1V +5V F R4 R2 R1 3k R5 T3 T4 T1 b1 c1 A B C 2) 任一输入为低电平（0.3V）时 “0” 1V uo uo=5-uR2-ube3-ube4?3.4V高电平！ 此电路 * */27 或逻辑真值表 A B L 1 0 1 1 0 1 0 0 0 0 0 1 5)TTL或非门 * */27 3.3.3TTL门的主要参数 1)传输特性:需要熟悉各电平电压。 （1）输出高电平UOH、输出低电平UOL UOH?2.4V UOL ?0.4V 便认为合格。 典型值UOH=3.4V UOL ?0.3V 。 （2）阈值电压UT uiUT时，认为ui是低电平。 uiUT时，认为ui是高电平。 UT=1.4V * */27 2)抗干扰能力 * */27 3) 功耗 4)传输延迟特性 +5V R4 R2 R5 T3 T4 R1 T1 +5V 前级输出为 高电平时 前级 后级 反偏 流出前级 电流IOH（拉电流） 1. 拉电流过程 前级输出为 低电平时 +5V R2 R1 3k T2 R3 T1 T5 b1 c1 R1 T1 +5V 前级 后级 流入前级的电流IOL 约 1.4mA (灌电流) 1. 灌电流过程 （3）输入端接一电阻R接地 R ui “1”,“0”？ +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 R较小时 uiUT T2不导通，输出高电平。 R ui +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 R较小时，相当接地（“0”）。 R很大时候 相当于高电平输入。 R??ui??ui=UT时，输出低电平