2017年南开第三届计算机系统能力峰会资料教学课件北京工业大学系统能力培养进展情况及问题.pptxVIP

北京工业大学系统能力培养进展情况及问题北京工业大学信息学部 朱文军试点目标1主要内容试点工作进展2Main Contents问题与困难3下一步工作计划4试点目标Goal 全面、深入地理解计算机系统设计具有一定规模指令集的CPUABC学习计算机硬件的组成掌握计算机硬件的设计理解计算机硬件/软件的协同机制以数字电路为基础，设计MIPS的功能组件以功能组件为基础，构造MIPS CPU编写MIPS程序，验证系统功能试点目标以统一实践平台为支撑，实现多门课程间的有效衔接熟练运用相关软硬件工具提升系统分析及调试能力具备解决复杂工程问题的实践能力AAA 实现操作系统、编译系统关键功能试点工作进展Work Progress教学内容调整硬件抽象中断控制器I/OMIPS指令集存储器重点介绍MIPS设计过程结合原有教学体系，辅助说明数据表示、存储系统字位扩展、运算器运算过程、输入输出系统等基础理论及知识计算机组成基础部件实验体系调整以北航实验环境为原型，与XILINX合作研制实验箱MIPS各型指令数据通路实验MIPS多周期数据通路实验MIPS多周期控制单元实验FPGA下载实验实验体系调整序号描述描述启动周工作周数1单周期CPU用Logisim完成单周期CPU设计8条指令622单周期CPU用Verilog完成单周期CPU设计13条指令813多周期CPU用Verilog完成多周期CPU设计。15条指令914FPGA 上实现 MIPS微系统FPGA开发板上实现并验证定时器、CP0、Bridge模块20条指令：增加中断/异常支持103学生需要掌握的开发语言及工具软件LogisimMARSModelsimVerilogHDLISE实施效果2015年（13级实验班学生，共计41人）P1 Logisim单周期(8条)P2Verilog单周期(13条)P3Verilog多周期(15条)P4 FPGA中断(20条)较好完成30人(73.2%)33人(80.5%)19人(46.3%)15人(36.6%)基本完成7人(17.1%)5人(12.2%)12人(29.3%)13人(31.7%)少量修改4人(9.7%)3人(7.3%)8人(19.5%)5人(12.2%)未完成0人(0.0%)0人(0.0%)2人(4.9%)8人(19.5%)学生反馈课件采用全英文，理解有些困难Project4直接实现FPGA下载，跨度过大，应该将Project4分解为两个Project，先做Bridge、CP0和定时器模块，再做FPGA下载普遍掌握了主机系统设计方法，中断及外设访问方式理解有所欠缺实施效果2016年（14级全体计科专业学生，共计105人）P1 Logisim单周期(8条)P2Verilog单周期(13条)P3Verilog多周期(15条)P4 FPGA中断(20条)较好完成85人(81.0%)82人(78.1%)64人(61.0%)42人(40.0%)基本完成15人(14.3%)19人(18.1%)18人(17.1%)22人(21.0%)少量修改5人(4.7%)4人(3.8%)21人(20.0%)26人(24.7%)未完成0人(0.0%)0人(0.0%)2人(1.9%)15人(14.3%)实施效果2017年（15级实验班学生，共计61人）P1 Logisim单周期(8条)P2 Verilog单周期(13条)较好完成54人(88.5%)56人(91.8%)基本完成4人(6.6%)3人(4.9%)少量修改3人(4.9%)2人(3.3%)未完成0人(0.0%)0人(0.0%)实施效果问题与困难Problem and Difficulty遇到的问题验收过程繁琐、耗时P4无法实现大众化困难欠缺编译系统的支持无法与操作系统有效衔接下一步工作计划Next Plan下一步工作计划依据工程方法拓展指令条数，进行流水线处理机的搭建开展操作系统及编译系统移植的研究探索深入分析并确定面向培养目标的能力体系，有效地开展实践环节，争取实现P4的大众化Thank you