计算机结构与逻辑设计4-3算术逻辑电路演示文稿.ppt

计算机结构与逻辑设计 算术逻辑电路 * 算术逻辑电路包括： 1. 数值比较电路 2. 奇偶校验电路 3. 加法电路 4. 减法电路 5. BCD加减运算电路 真值表 A B FA＞B FA=B FA＜B 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1位比较器 ☉ 1位数值比较运算 4位比较器 实现方法：先比较两个数的最高位，若相等；再比较次高位，以此类推。 COMP A0 A1 A2 AB A=B AB 0 3 P FA＜B FA＝B A3 B0 B1 B2 0 3 Q B3 PQ P=Q PQ FA＞B ＜ ＝ ＞ 集成4位数值比较器—7485 输　　　　入 输　　出 A3 B3 A2 B2 A1 B1 A0 B0 AB AB A=B FAB FAB FA=B A3 B3 × × × × × × × × × 1 0 0 A3 B3 × × × × × × × × × 0 1 0 A3=B3 A2 B2 × × × × × × × 1 0 0 A3=B3 A2 B2 × × × × × × × 0 1 0 A3=B3 A2=B2 A1 B1 × × × × × 1 0 0 A3=B3 A2=B2 A1 B1 × × × × × 0 1 0 A3=B3 A2=B2 A1=B1 A0 B0 × × × 1 0 0 A3=B3 A2=B2 A1=B1 A0 B0 × × × 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 0 0 1 0 0 1 7485功能表 数据比较器的级联 2片 7485构成8位的二进制数值比较器 奇偶校验电路及功能 奇偶校验 的原理 注意：Din的输入影响： Din=1 怎样？ 生成 Din=0 怎样？ 验证 奇偶校验电路的应用 * 奇偶校验的生成和校验原理 5.7 算术逻辑电路 1）1位（二进制）全加器 2）1位（二进制）半加器 3）逐次进位 全加器 4）超前进位 全加器 超前进位原理！ * A＝ a3 a2 a1 a0 ＝ 1011 B = b3 b2 b1 b0 ＝1110 1 0 1 1 ———— A 1 1 1 0 ———— B 1 1 0 ———— Ci-1 1 1 0 0 1 ……….. ∑i + 二进制加法运算举例 半加 全加 1位全加器 真值表 1 1 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 0 0 0 0 0 ∑ CO Q P CI 逻辑符号 ∑ CO CI Q P ∑ 1位全加器真值表 具体实现： ①与或 ②异或 ③与或非 ？ 思考：如何列写1位全加器的与或非形式？ 半加器 具体见书上。 * ∑ CO Q P ∑ 真值表 0 1 1 1 1 0 0 1 1 0 1 0 0 0 0 0 ∑ CO Q P CO B3 A3 B2 A2 B1 A1 B0 A0 ∑3 ∑2 ∑1 ∑0 ∑ CO CI ∑ CO CI ∑ CO CI ∑ CO CI Q P Q P Q P Q P 4位全加器 串行进位的速度低 ？ 思考：如何构成n位全加器？ 多位全加器 超前进位工作方式 迭代下去，最终有： 超前进位只有2级门电路延时，速度高 集成4位加法器—74283 ∑ CO CI 3 0 Q 3 0 P 3 0 ∑ ？ 思考：如何用74283构成8位加法器？ 减法运算 1）1位全减器 2）1位半减器 3）多位全减器 * 真值表 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 0 0 0 0 0 0 0 CO F CI B A 1位全减器真值表 减法运算1 减法可以用加法来实现：A-B 用 A+B补 也就是： A+B反+1 * 减法运算2 * 得到的结果还需要进行求补运算： 借位 为0 不变; 借位 为1 要 求补。 5.7.5 用加法器设计组合电路 1）余3码转换电路 2）1位BCD码全加器 3）1位BCD码全减器 4）余3码减法运算 例5： 用74283实现BCD码到余3码的转换！ （见书上） * 1位BCD码加法运算 ？ 思考：两个1位BCD码相加， 结果范围是什么？ 1位