天大Verilog实验说明书.docxVIP

SW[0],PIN_N25SW[1],PIN_N26 SW[0],PIN_N25 SW[1],PIN_N26 SW[2],PIN_P25 SW[3],PIN_AE14 SW[4],PIN_AF14 SW[5],PIN_AD13 SW[6],PIN AC13 SW[7],PIN_C13 SW[8],PIN_B13 SW[9],PIN_A13 SW[1O],PIN_N1 SW[11],PIN Pl SW[12],PIN_P2 SW[13],PIN_T7 SW[14],PIN_U3 SW[15],PIN_U4 SW[16],PIN_V1 SW[17],PIN_V2 LEDR[17],PIN_AD12 （4）编译该工程，完成后下载到FPGA中 试验一：开关、LED灯及多路复用器 1.1将输入/输出器件连接到FPGA上 实验原理：用18个波段开关作为电路的输入，用18个红色LED作为电路的输出，实现用 波段开关控制红色LED,将开关拨到上方，相应的LED灯亮，否则LED灯灭 实验步骤： 实验步骤： （1）新建一个 Quartusll I程 （2）新建一个Verilog文件，将该Verilog文件添加到工程中并编译整个工程 （3）分配引脚 LEDR[0],PIN_AE23 LEDR[1],PIN_AF23 LEDR[2],PIN_AB21 LEDR[3],PIN_AC22 LEDR[4],PIN_AD22 LEDR[5], PIN_AD23 LEDR[6],PIN_AD21 LEDR[7],PIN_AC21 LEDR[8],PIN_AA14 LEDR[9],PIN_Y13 LEDR[10],PIN_AA13 LEDR[11],PIN AC14 LEDR[12],PIN_AD15 LEI）R[13],PIN_AE15 LEDR[14],PIN_AF13 LEDR[15],PIN AE13 LEDR[16],PIN_AE12 （5）通过拨动波段开关并观察红色LED的变化來验证所设计的功能是否正确 参考代码： module ledl（sw,d）; input [17:0] sw; output [17:0] d; assign d=sw; en dmodule 1.2 3位宽5选1多路复用器 实验原理：实现一个5选1的多路复用器，即从5个输入x, y, w, u, v中选取一个输出 到m,输出选择用一个3位的输入sOsls2实现 实验步骤： （1） 新建一个 Quartusll I程 （2） 新建一个Verilog文件，用SW17~SW15作为选择端输入sOsls2,用剩下的15个波段开 关 SW14-SW0 作为 u, v, w, x, y,用绿色 LED 即 LEDG2~LEDG0 作为输出 M,将该 Verilog 文件添加到工程中 分配连接波段开关、绿色LED的FPGA管脚 LEDG[0],PIN_AE22 LEDG ⑴,PIN_AF22 LEDG[2],PIN_W19 LEDG[3],PIN_V18 LEDG[4],PIN_U18 LEDG ⑸,PIN_U17 LEDG[6]/PIN_AA20 LEDG[7],PIN_Y18 编译工程，完成后下载到FPGA中 拨动波段开关并观察绿色LED的变化，以验证3位5选1多路复用器的功能是否正确， 确定从u到v的所有输入都能够被选择输出到M 参考代码： module sel5tol(s,u,v,w,x,y,m); input[2:0] suv’wxy; output[2:0] m; reg[2:O] m; always@(s) begin if(s==bOOO) m=u; else if(s==bOOl) m=v; else if(s==b010) m=w; else if(s==bOll) m=x; else if(s==blOO) m=y; else m=m; end en dmodule 1.3并行加法器 实验原理： 全加器的电路如图1 (a)所示，输入为a, b和ci,输出为s和co,图1 (b)是该电 路的符号表示，表1为全加器的真值表，全加器实现了二进制加法，其输出为一个2位的二 进制和cos=a+b+ci,用四个全加器模块的电路可以实现4位二进制数的加法，如图1 (c)所 示，这种加法器电路一般称为并行加法器 b3 a3 c3bb2 a2 c2(b)FAFAcos3s2sisObO aO cico b3 a3 c3 b b2 a2 c2 (b) FA FA co s3 s2 si sO bO aO ci co b a ci co s 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1