VerilogHDL-编程规范培训050719.docVIP

VerilogHDL 编程规范 目的 本规范的目的是提高书写代码的可读性、可修改性、可重复性，优化代码综合和仿真 的结果，规范化公司的ASIC设计输入。从而做到：①逻辑功能正确，②可快速仿真，③综合结果最优，④可读性较好。 范围 本规范涉及VerilogHDL编码风格，编码中应注意的问题，Testbench的编码等。 本规范适用于Verilog model的任何一级（RTL,behavioral，gate_level）,也适用于出于仿 真、综合或二者结合的目的而设计的模块。 定义 FSM: 有限状态机 伪路径：：静态时序分析（STA）认为是时序失败，而设计者认为是正确的路径。 规范内容 4.1 VerilogHDL编码风格 本规范适用于Verilog model的任何一级（RTL,behavioral，gate_level）,也适用于出于仿 真、综合或二者结合的目的而设计的模块。 命名的习惯 命名包含信号或变量出处、有效状态等基本含义。 有效而有意义的名字 有效的命名并不一定要求将功能描述出来。如 For (I=0;I1024;I=I+1) 指针I就没有必要用loop_index作为指针名。 用连贯的缩写 例如： Addr address；Patr poiter；Clk clock ; Rst reset 用最右边的字符下划线表示低电平有效，高电平有效的信号不得用下划线表示。 如：Rst_, Trdy_, Irdy, Idel 大小写原则 名字的首字符大写，其余小写（但是parameter, integer 定义的数值名要全部大写，例如 parameter CYCCLE=10.），两个词之间要用下划线。例如：Data_in 全局信号的名字中应包含信号来源的一些信息。如： D_addr[7:2]中的”D”指明了地址是解码模块（Decoder module）中的地址。 同一信号在不同层次上应保持一致性。 避免使用保留字。如：in、out、x、z等不能作为变量、端口或模块名。添加有意义的后缀，使信号更加明确。如表1所示。 表 1 Modules 1 .顶层模块应只是内部模块间的互连。 在没有被调用的（顶层）模块中，除了内部的互连和模块的调用外，尽量再做中间逻辑，如不能再出现对reg变量的赋值等。目的是为了更有效的综合，因为顶层模块中出现了中间逻辑，Synopsys的design compoler 就不能把子模块中的逻辑综合到最优。 2. 模块应在开始处注明文件名、功能描述、引用模块、设计者、设计时间及版权信息等。 例如：/*= = = = = = = = = = = = = = = = = = = = = *\ Filename: RX_MUX.v Author : DongSheng Liu Description: Called by: Top module Revision History : 2005-4-4 Revision 1.0 Company : whicc \*= = = = = = = = = = = = = = = = = = = = = */ 3.不要对Input进行驱动，在module内不要存在没有驱动的信号，更不能在模块端口中出现没有驱动的输出信号，避免在elaborate 和 compile时产生warning，干扰错误定位。!!! 4. 每行限制在80个字符以内。 5. 用一个时钟的上升沿或下降沿采样信号，不能一会用上升沿，一会用下降沿。如果既要用上升沿，又要用下降沿，则应分成两个模块设计。建议在顶层模块中对Clock做一非门，在层次模块中如果要用时钟下降沿可以用非门产生的Posedge Clk_,这样做的好处使得在整个设计中采用同一种时钟沿触发，有利于综合。 6. 在模块中要用明了的注释。对信号、参量、引脚、模块、函数及进程等加以说明，便于阅读和维护。 7. Module 名要大写，且应与文件名一致。如：Module CRC( ); 模块输出寄存器化（如图1所示），使得输出的驱动强度和输入的延迟可以预测，从而使得模块额综合过程简单。 图 1 输出驱动强度都等于平均的触发器驱动强度； 输入延迟始终等于通过触发器的路径，近于相等。 将关键路径逻辑和非关键路径逻辑放在不同模块。保证DC可以对关键路径模块实现速度优化，而对非关键路径模块实施面积优化。在同一模块DC无法实现不同的策略。 将相关的组合逻辑放在同一模块。有助于DC对其进行优化，因为DC通常不能越过模块的边界来优化逻辑。 电路中调用的module名用TRxx标示。 Net and Register 一个reg变量只能在一个always语句中赋值。 对任何一个Reg