第5章单周期CPU及其Verilog HDL设计.ppt

下载文档 降价啦

44
0
约4.93万字
约 104页
2019-10-04 发布于湖北
举报
版权申诉
保障服务

第5章单周期CPU及其Verilog HDL设计.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

scinstmem.v module scinstmem (a,inst); input [31:0] a; output [31:0] inst; lpm_rom lpm_rom_component (.address(a[6:2]),.q(inst)); defparam lpm_rom_component.lpm_width = 32, lpm_rom_component.lpm_widthad = 5, lpm_rom_component.lpm_numwords = unused, lpm_rom_component.lpm_file = scinstmem.mif, lpm_rom_component.lpm_indata = unregistered, lpm_rom_component.lpm_outdata = unregistered, lpm_rom_component.lpm_address_control = unregistered; endmodule c DEPTH = 64; WIDTH = 32; ADDRESS_RADIX = HEX; DATA_RADIX = HEX; % % % % % Memory depth and width are required Enter a decimal number Address and value radixes are optional Enter BIN, DEC, HEX, or OCT; unless otherwise specified, radixes = HEX % % % % % CONTENT BEGIN main: call: loop2: 0 : 3c010000; 1 : 2 : 3 : 0c000018; 4 : ac820000; 5 : 8c890000; 6 : 7 : 8 : 20a5ffff; 9 : 34a8ffff; A : B : 2009ffff; C : 312affff; % % % % % % % % % % % % % (00) (04) (08) (0c) (10) (14) (18) (1c) (20) (24) (28) (2c) (30) lui ori addi jal sw lw sub addi addi ori xori addi andi $1, 0 $4, $1, 80 $5, $0, 4 sum $2, 0($4) $9, 0($4) $8, $9, $4 $5, $0, 3 $5, $5, -1 $8, $5, 0xffff $8, $8, 0x5555 $9, $0, -1 $10, $9, 0xffff # # # # # # # # # # # # # address of data[0] address of data[0] counter call function store result check sw sub: $8 - $9 - $4 counter counter - 1 zero-extend: 0000ffff zero-extend: 0000aaaa sign-extend: ffffffff zero-extend: 0000ffff % % % % % % % % % % % % % c 测试程序 D : E : F : 10 : 10a00001; 11 : 12 : 2005ffff; 13 : 000543c0; 14 : 15 : 16 : 000843c2; 17 : 18 : 19 : 8c890000; 1A : 1B : 1C : 20a5ffff; 1D : 14a0fffb; 1E : 1F : 03e00008; % % % % % % % % % % % % % % % % % % % (34) (38) (3c) (40) (44) (48) (4c) (50) (54) (58) (5c) (60) (64) (68) (6c) (70) (74) (78) (7c) or xor and beq j shift: addi sll sll sra srl fi