北京交通大学电气工程学院数字电子技术第四章2.pptVIP

* 增加一个控制端，控制触发器的状态随输入变化。 G2 S G1 Q R Q G3 S G4 R CP 特征方程 一、基本RS (reset-set)锁存器 （三）同步RS触发器 二、主从触发器 由两个同步RS触发器级联而成。 从触发器 主触发器 主从RS触发器的翻转只发生在CP的下降沿。 特征方程 Q Q R S 1R 1S CP C1 SD S RD R （一）主从RS触发器 1. 组成 （二）主从计数触发器 2. 逻辑功能 R= Qn S= Qn 特征方程表明：每一个CP的下降沿都会使触发器的输出状态发生一次变化。触发器以一位二进制数方式记录CP时钟信号的个数，称其为计数触发器，也称为T ’触发器。 3. 逻辑符号 Q Q R S 1R 1S CP C1 SD S RD R Q Q CP C SD S RD R 二、主从触发器 4. 应用 电路连接的特点：第一个触发器的CP1端作为计数脉冲CP输入端，Q1与第二个触发器的CP2端相连，依次有Qi与CPi+1相连，触发器的输出Q4Q3Q2Q1代表四位二进制数。 CP Q1 Q1 1R 1S C1 S R Q2 Q2 1R 1S C1 S R Q3 Q3 1R 1S C1 S R Q4 Q4 1R 1S C1 S R 二、主从触发器 （二）主从计数触发器 每一个CP下降沿，都会使Q的状态变化，Q4Q3Q2Q1代表四位二进制数，故称该电路为四位二进制计数器。 CP信号频率每经过一个触发器频率减半， Q4输出信号的频率是输入脉冲的十六分之一，这种频率之间的关系称为“分频”。Q1是CP信号的二分频，Q4是CP信号的十六分频。 二、主从触发器 1. 逻辑符号 （三）主从JK触发器 输入信号：J、K 时钟输入：CP 异步置0、置1：RD、SD （不受CP限制，低有效） 输出信号：Q、Q Q Q K J 1K 1J CP C1 SD S RD R 二、主从触发器 ——由两个同步RS触发器构成 CP=0：从触发器接受主触发器 状态并动作 CP=1: 主触发器接受激励信号 并动作 主触发器 从触发器 1 时钟CP直接作用于 主触发器，反相后 作用于从触发器。 忽略异步输入信号 RD SD 2. 逻辑功能 （三）主从JK触发器 二、主从触发器 1 2. 逻辑功能 （三）主从JK触发器 二、主从触发器 特征表 K J Qn+1 0 0 Qn 1 0 0 0 1 1 1 1 特征表 K J Qn+1 0 0 Qn 1 0 0 0 1 1 1 1 3. 状态转换图和激励表 激励表 Qn Qn+1 J K 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 状态 0 状态 1 J=0 K=X K=0 J=X J=1 K= X K=1 J= X 状态转换图 1 二、主从触发器 （三）主从JK触发器 4. 主从JK触发器对激励信号的要求 CP=1期间, 若J、K变化，触发器的状态与特征表不一致。 为了使主从触发器的逻辑功能符合特征表， 要求J、K信号在时钟CP上升沿之前输入，且一直保持到下降沿到来之后。 二、主从触发器 （三）主从JK触发器 1 0 1 1 0 0 0 0 1 0 0 1 QA 1 1 0 1 0 1 1 1 0 1 0 1 0 0 1 二、主从触发器 （三）主从JK触发器 4. 主从JK触发器对激励信号的要求 1 0 1 1 1 QA （四）主从Ｔ触发器 JK触发器的J、K端连接在一起构成T触发器。 T 特征表 T Qn+1 0 Qn 1 2. 逻辑符号 3. 特征表 1. 组成结构 JK 特征表 K J Qn+1 0 0 Qn 1 0 0 0 1 1 1 1 Q Q T 1T CP C1 SD S RD R 二、主从触发器 激