Verilog6-组合逻辑设计.ppt

* * 6.5 编码转换器 编码是信息从一种形式或格式转换为另一种形式的过程。译码，是编码的逆过程。常用于表示非数值信息。 数字系统中常用的编码有两类，一类是二进制编码，另一类是 二-十进制编码。另外无论二进制编码还是二－十进制编码，都可分成有权码（每位数码代表的权值固定）和无权码。 * * 用4位二进制代码表示十进制的0～9个数码，即二－十进制的编码。 4位二进制代码可以有0000～1111十六个状态，则表示0～9十个状态可以有多种编码形式，其中常用的有8421码、余3码、2421码、5211码、余3循环码等，其中8421码、2421码、5211码为有权码，即每一位的1都代表固定的值。 * * 格雷码（gray） 格雷码（Gray Code）又称循环码，它是无权码，每位代码无固定权值，格雷码的特点是任何相邻的两个码组中，仅有一位代码不同，抗干扰能力强，主要用在计数器中。 * * 1)自然二进制码转换成二进制格雷码 自然二进制码转换成二进制格雷码，其法则是保留自然二进制码的最高位作为格雷码的最高位，而次高位格雷码为二进制码的高位与次高位相异或，而格雷码其余各位与次高位的求法相类似。 * * * * * * 例25： 4位二进制到格雷码的转换器 module bin2gray(b,g); input [3:0] b; output [3:0] g; assign g[3] = b[3]; assign g[2:0] = b[3:1] ^ b[2:0]; endmodule * * 2）二进制格雷码转换成自然二进制码,其法则是保留格雷码的最高位作为自然二进制码的最高位，而次高位自然二进制码为高位自然二进制码与次高位格雷码相异或，而自然二进制码的其余各位与次高位自然二进制码的求法相类似。 * * * * 例26： 4位二进制到格雷码的转换器 module gray2bin(g,b); input [3:0] g; output [3:0] b; integer i; always @(*) begin b[3]=g[3]; for(i=2; i=0; i=i-1) b[i]=b[i+1]^g[i]; end endmodule * * 独热码 独热码（one-hot code）, 直观来说就是有多少个状态就有多少比特，而且只有一个比特为1，其他全为0的一种码制。 例如，有6个状态的独热码状态编码为：000001，000010，000100，001000，010000，100000 * * 设计指导原则 在CPLD中，由于器件拥有较多的地提供组合逻辑资源，所以CPLD多使用二进制编码或格雷码，而FPGA更多地提供触发器资源，所以在FPGA中多使用独热码编码。 当然，这并不是说在FPGA中就非得用独热编码，在CPLD中不能用独热编码，一般的，对于小型设计（状态数小于4）使用二进制编码，当状态数处于4-24之间时，宜采用独热码编码，而大型状态机（状态数大于24）使用格雷码更高效。 * * 作业 FPGA数字逻辑设计教程——Verilog 复习：第五章，组合逻辑 预习：第六章，运算电路 Verilog HDL入门 (组合逻辑设计) * * 参考教材 《FPGA数字逻辑设计教程——Verilog》 * * 第六讲　组合逻辑设计 多路选择器 七段显示管 比较器 译码器和编码器 编码转换器 * * 6.1 多路选择器 组合逻辑：电路的输出只跟输入的当前状态有关的逻辑电路。 时序逻辑：输出不仅跟电路的当前输入有关，还和输入的以前状态有关。 多路选择器Multiplexer，一个多路的数字开关，它可以选择其中一个输入进行输出。 * * 2选1多路选择器 * * 2选1多路选择器：门级 * * 2选1多路选择器：数据流级 module mux21a(a,b,s,y); input a,b,s; output y; assign y=~sa | sb; // assign y=s? b:a endmodule * * 2选1多路选择器：行为级 module mux21c(a,b,s,y); input a,b,s; output y; always @(a,b,s) //或者always @(*) if (s==0) y=a; else y=b; endmodule * * 2选1多路选择器：顶层模块 module mux21d(sw,btn,ld); input [1:0] sw; input [0