计算机的电子设计自动化设计教程课件.ppt

由这些IP核可以非常方便地构成一个功能完整的电子系统，而且可以集成在一个芯片内部，构成片上系统SOC 注：《EDA实验指导书》见最新电子版！ 参见《数字系统设计与Verilog HDL 》第1章 模拟电子系统如低频功率扩音系统 、应变信号调理器 。 数字（电子）系统如数字跑表、多功能数字钟、电子密码锁、电子抢答器、卡式电话计费器、交通灯控制器、电梯控制器、全自动洗衣机控制电路、数字通信系统等。 通用型生产批量大，价格便宜。 专用型比通用型数字集成电路用量少，设计与制造成本很高，且设计与制造周期均较长。 微控制芯片又称单片机。 光电集成芯片——将光电子器件与超高速电子器件制作在同一块晶体上。 用于较小的电子系统 （1）自下而上（Bottom Up）的设计方法：详细编制技术规格书，画出系统控制流图；对系统功能进行细化，合理划分功能模块，画出系统功能框图；进行各功能模块的细化和电路设计、调试；将各功能模块的硬件电路（即电路板）连接起来进行系统调试。 （3）采用搭积木式的方式设计 通用型器件 + 一些外围电路?功能模块?系统 构成系统的“积木块”是各种标准芯片，如74/54系列（TTL）、4000/4500系列（CMOS）芯片。 用硬件描述语言编写的源程序作为归档文件有很多好处：其一是资料量小，便于保存。 其二是继承性好。其三是阅读方便。 用硬件描述语言设计电路， 并不要求设计者十分清楚电路内部（即底层）的逻辑连接关系，只需知道输入与输出的关系或时序电路的状态转移情况即可。 参见《数字系统设计与Verilog HDL 》P4~7 EDA先驱、加州大学伯克利分校的电子工程与计算机科学教授Alberto Sangiovanni-Vincentelli在一次设计自动化大会(DAC)上发表演讲，他借用了17世纪意大利哲学家Giovan Battista Vico划分历史的方法，将EDA历史划分为三个阶段：第一个阶段是“上帝时代”，此时人们对EDA知之甚少；第二个阶段为“英雄时代”，此阶段充满活力和创造性；第三个阶段为“人性时代”，此时理智占据了上风。 开放性是指，一种好的EDA工具，往往具有良好的互操作性和数据互换性，能够与其他EDA工具实现无缝连接。 （2）支持软硬件协同设计 传统设计是在硬件设计完成后才进行软件的开发，如果在软件设计时发现硬件有问题，其产生的结果将是灾难性的，尤其在开发周期上大受影响。 （4） 推出更好的仿真和验证工具 IP复用技术是当前EDA技术发展的热点，也是目前设计业中较为广泛使用的。然而，大多数EDA设计工具对IP模块的创建、管理和使用没有加以考虑，甚至IP本身的标准也需要完善。当前设计复用组织正在试图改变这一现状：IP要有很好的通用性和稳定性，可以用于任何工艺布线和设计工具，所以对IP验证要求很高。 只要使用软件开发工具进行逻辑输入、器件编译、器件仿真并在器件编程设备的支持下将设计结果写入可编程逻辑器件，即可开发出能够完成一定逻辑功能的芯片。 （3）速度快 PLD内部很短的连线能大大缩短延迟时间，且内部电路不易受外界干扰，这对提高速度非常有利，另外，可将整个系统集成到一块芯片上，这比分立元器件构成的电子系统速度要快 CMOS工艺比双极型工艺功耗低 随着迅速出现的移动器件的应用，数字信号处理器成为微处理器市场中发展最快的部分。但当这些无线连接的器件从话音发展到数据，对信号处理器的需求超过了DSP和微处理器的工作能力， DSP和微处理器在性能和功耗上不是很有效率。 ASIC可直接硬件实现，效率高，性能好，但设计费用和成本费用正在攀升；也缺乏适应多种现有传统网络或跟踪协议变化的灵活性。 而PLD具有编程方案的灵活性和直接硬件实现的性能。器件在制造上是 通用的，可降低成本；功能又可由用户来定制。 参见《数字系统设计与Verilog HDL 》P7~8 最大计到59.99s。用两个按钮式开关分别实现异步清零和启动/停止计数功能。当第一次按一下启/停按钮时，开始计数；再按一次，计数暂停；当第3次按一下启/停按钮时，在原来计数值的基础上继续计数。当按一下清零按钮，则计数值被清零。 5. 根据化简后的逻辑表达式画出电路原理图（由集成电路搭建） 容易出错：由于采用的是通用型逻辑器件，其引脚定义是固定的，所以在绘制电路原理图时一定要小心，要严格对照引脚定义进行连线，不能有一丝一毫的错误。比如，如果把电源连到接地引脚上去了，就会造成芯片被烧毁，甚至整个电路板被烧毁！另外在贴PCB图时也很难避免不出错！很有可能连错线，或是漏掉连线，等等。 设计灵活性差：构成系统的积木块是各种标准芯片，功能固定