CortexM体系结构课件.ppt

Cortex-M3 体系结构;2、ARM Cortex-M3 体系结构;2.1 CM3微处理器核结构;2、ARM Cortex-M3 体系结构;工作模式和特权级别;特权执行可以访问所有资源。 非特权执行时对有些资源的访问受到限制或不允许访问。;2.2 处理器工作模式及状态;2.2 处理器工作模式及状态;;2、ARM Cortex-M3 体系结构;32位 CM3寄存器;分组的堆栈指针（SP）;主堆栈和进程堆栈;堆栈与微处理器模式的对应关系;堆栈与微处理器模式的对应关系;链接寄存器（LR）;链接寄存器（LR）;寄存器（PC）;CM3的状态寄存器;异常中断寄存器;控制寄存器（CONTROL）;2、ARM Cortex-M3 体系结构;2.4总线接口;原因： 数据宽度：高速总线通常提供较宽的数据连接。 成本：高速总线通常采用更昂贵的电路和连接器。 桥允许总线独立操作，这样在I/O操作中可提供某些并行性。;AMBA总线;Cortex-M3模块的内部方框图;2、ARM Cortex-M3 体系结构;存储器格式;存储器格式;CM3存储器映射;主系统由以下部分构成： 四个驱动单元： ─ Cortex-M3内核ICode总线(I-bus)，DCode总线(D-bus)，和系统总线(S-bus) ─ GP-DMA(通用DMA) 四个被动单元 ─ 内部SRAM ─ 内部闪存存储器 ─ FSMC ─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备;可访问的存储器空间 被分成 8 个主要块，每个 块为512 MB。其他所有没 有分配给片上存储器和外 设的存储器空间都是保留 的地址空间(右图中的阴 影部分) 片外Flash的起始地址： 0x0800 0000； 片内SRAM的起始地址： 0x2000 0000.;KEIL-MDK中的配置;2.5.5 位绑定操作;;位段别名区中的字与位段区的位映射公式;;2、ARM Cortex-M3 体系结构;2.6 指令集;2.6.1 指令集;2、ARM Cortex-M3 体系结构;带分支预测的3级流水线;三级流水线结构的指令执行顺序;三级流水线结构的指令执行顺序;三级流水线结构的指令执行顺序;三级流水线结构的指令执行顺序;2、ARM Cortex-M3 体系结构;2.8 异常与中断;异常类型表;异常类型表;3 中断、异常过程;4 占先;5 末尾连锁;不用未尾连锁的情况; 迟来是处理器用来加速占先的一种机制。如果在保存前一个占先的状态时出现一个优先级更高的中断，则处理器转去处理优先级更高的中断，开始该中断的取向量操作。状态保存不会受到迟来的影响??因为被保存的状态对于两个中断都是一样的，状态保存继续执行不会被打断。处理器对迟来中断进行管理，直到ISR的第一条指令进入处理器流水线的执行阶段。返回时，采用常规的末尾连锁技术。 ;6迟来;在没有挂起异常或没有比被压栈的ISR优先级更高的挂起异常时，处理器执行出栈操作，并返回到被压栈的ISR或线程模式。 在响应ISR之后，处理器通过出栈操作自动将处理器状态恢复为进入ISR之前的状态。如果在状态恢复过程中出现一个新的中断，并且该中断的优先级比正在返回的ISR或线程更高，则处理器放弃状态恢复操作并将新的中断作为末尾连锁来处理。 ;2、ARM Cortex-M3 体系结构;2.9 存储器保护单元MPU;2、ARM Cortex-M3 体系结构;STM32命名规则 ;STM32F103RC资源;Stm32f103模块框图 ;引脚图