实验十四VHDL文本文件输入.docxVIP

实验十四VHDL程序设计及文本文件输入练习 一、 实验目的 1、 掌握Maxplus II工具软件的操作 2、 熟练掌握VIIDL程序设计 3、 熟练掌握VHDL文本文件输入操作方法 二、 实验内容 1、 掌握VH叽编程要求、规则及结构（参考课件） 2、 掌握Maxplus III具软件进入文本输入工作区 3、 输入VIIDL程序，编译、仿真、建立图形符号 ? 3/8 译码器 P108 CASE library ieee; use ieee.std_logic_1164.all; entity decoder is port(signal sekin std_logic_vector(2 downto 0); signal en:in std」ogic; signal y:out std_logic_vector(7 downto 0)); end decoder; architecture behavior of decoder is begin process(sel,en) begin y=nllllllir,; if(en=T)then case sei is whenM000H=y(0)=,0,; whenn00r,=y(l)=,0,; when,,010,,=y(2)=,0,; whenn011n=y(3)=,0,; when,,100n=y(4)=,0,; when,,10r,=y(5)=,0,; whenT10”=y(6)v=O； whennlir,=y(7)=0,; when others=null; end case; end if; end process; end behavior; ?七段译码器P109 library ieee; use ieee.std_logic_1164.all; use iee.std_logic_arith.all; entity bed is port( d:in std_logic_vectoe(3 downto 0); en:in std_logic; data_out:out std_logic_vector(7 downto 0)); end bed; architecture bed ofbed is begin process begin if(en-r)then case d is whenn0000=data_out= whenn0001 n=data_out= when0010=data_out=,,0 lOllOir*; whenu0011 ”=data_outv 二； whenn0100=data_out; whenn0101 M=data_out= whenK0110H=data_out=n0111110r*; when0111 =data_out=when 1000n=data_out= whenl 001 =data_out=; when others=data_out= end case; end if; end process; end bed; ?十进制计数器P117 三、 1、 实验步骤 选择文本文件输入区 File/New VHDL,进行文本文件输入，并保存 注意（与实体名一致） 2、 选择当前工程 File/Project；编译或 MaxplusII/Computer 选器件 Assign/device 3、 管脚分配Maxplus II/fro ,如下图， 确定工程、编译 ? fi lAX*plus II - d: \tigcr\dccodcr - [ (Current Assignments) - Floocplan Editor] 匚回冈 SAX^plus II Eile Edit Layout Assign ytilities Options Jihdov Help -ff X 03 耳 k?金段蜀qd妙闔淹is歳用兮 I S2 二 Chip Name： |decod?r (EPF10K10LC84-3) Colof Legend 口 Unassigned ■ U nr outed ■ Nonassignable Llnossigncd Nodes Piru: 口 Row 1 Col. FastTrack/ Dedicated Input IB Row FastTrack O Column FostTrock Q 744 Q 750 Q 756 Q :762 Selected Node(s| Pin(s): none (IO)E 16 (1