实验三触发器和计数器.docxVIP

实验三触发器和计数器 一、实验目的 熟悉基本RS触发器、D触发器、JK触发器、 掌握各功能端的作用。 熟悉屮规模集成电路计数器的功能及应用。 掌握利用屮规模集成电路计数器构成任意进制计数器的方法. 二.实验仪器及材料 数电实验箱 参考元件:与非门 74LS00. D 触发器 74LS74、JK 触发器 74LS112。74LS16K 74LS47 四、 实验原理 74LS00、74LS74、74LS112各引脚功能图见附录。 在输入信号为单端的情况下，D触发器用来最为方便，其状态方程为Qn+1 = D ,其输 出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器 的状态只取决于时钟到来询D端的状态，D触发器的应用很广，可用作数信号的寄存, 位移寄存，分频和波形发生等。使用时，查清所用集成块的型号、外型及引线排列。 在输入信号为双端的情况下，JK触发器是功能完善.使用灵活和通用性较强的一种触 发器。本实验采川74LS76双JK触发器，是导矜沿除法的边沿触发器。J-K触发器 使用吋要査清引线排列，其特征方程为Qn+1=JQ^n 在集成触发器的产甜中，每一?种触发器都有自己固定的逻辑功能。但可以利用转 换的方法获得其它功能的触发器。 五、 实验内容及步骤 基本RS触发器 按图1连线接成基本RS瞬蜉器，豆、$为输入信号，输分别接发光二极 管，改变输入，观察输出Q和◎端状态，并填表1 RSQ R S Q Q 0 0 0 1 1 0 1 1 农1 图1 触发器：验证D触发器逻辑功能。 将双D触发器74LS74小的-个触发器的盂，张和D输入端分别接逻辑开关，CP端接 单次脉冲，输出端Q和?分别接发光二极管，根据输出端状态，填表2: 表2 输 入 输 出 si Rl CP D Q Q 0 1 X X 1 0 X X 1 1 t 1  1 1 1 0 JK触发器: 1）验证JK触发器的逻辑功能。 将双JK触发器74LS112中的一个触发器的瓦、◎気、J、K输入端分别接实验箱的逻 辑开关，CP端接单次脉冲，Q、◎端接发光二极管，根据输出端状态，填表3: R K E ) L L R ‘JD c D c F Q Q3NCCLR2DLKRE2Q2QV2C???3比 R K E ) L L R ‘JD c D c F Q Q3N CCLR2DLKRE2Q2Q V2C ??? 3比 4 5 Y 7匕 8 土 ??“ 々已宅 CLKRELR1CL1PR1CL2VC2CL荒 KQQDKQQJ 111N2222 G 16 15ui 13 12 输 入 输 出 Sa Rd CP J K Qn+1 Qa+1 0 1 X X X 1 0 X X X 1 1 I 0 0 1 1 I 1 0 1 1 \ 0 1 1 1 \ 1 1 1 1 1 X X 7474 7474 7476 1CK 1 Vcc 16 1K 1CLR 15 1J 3 2CLR H 1PR --1— —2CK 13 74LS112 1Q — —2K 12 1Q _6_ —2J 11 20 7 2PR 10 GND _8_ _ 2Q 9 74112 计数器对输入的时钟脉冲进行计数，來一个CP脉冲计数器状态变化一次。根据计数器 计数循环长度M,称之为模M计数器（M进制计数器）。通常，计数器状态编码按二进制数 的递增或递减规律来编码，对■应地称之为加法计数器或减法计数器。 一个计数型触发器就是一位二进制计数器。N个计数型触发器可以构成同步或界步N 位二进制加法或减法计数器。当然，计数器状态编码並非必须按二进制数的规律编码，可 以给M进制计数器任意地编排M个二进制码。 在数字集成产品屮，通用的计数器是二进制和I?进制计数器。按计数长度、冇效时钟、 控制信号、置位和复位信号的不同有不同的型号。74LS161是集成TTL四位二进制加法计 数器，其符号和管脚分布分别如下图所示： JLL〒 QaQbQcQd J L L 〒 QaQbQcQd T(s2) 0c Rs】)74LS161 LD CP CR A B C D 二 O—— 表4为74LS161的功能表: 1 1 1 1 1 1 I 1 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 1 1 1 1 1 1 1 1 CR CP A B c D Rs】)GND Vcc Oc Qa Qb Qc QdT(S2)LD 表4 CR LD Rs” T(S2) CP A B C D Qa Qb Qc Qd 0 X X X X X X X X 0 0 0 0 1 0 X X t A B C D A B C D 1 1 0 X X X X X X 保持 1 1 X 0 X X X X X 保持 1 1 1