毕设答辩 刘坤.ppt

课题信息 任务内容 基于Verilog HDL的8位CISC-CPU设计是工程实践性课题，主要的目的是培养学生将所学习的电路知识、集成电路设计和集成电路 CAD 的技能运用到实际的芯片设计中，结合半导体加工厂的制造工艺，完成具有一定专用功能的专用芯片的设计。 课题信息 工作目标 ① 查找文献，完成 8 位 CISC-CPU 的系统功能、电路模块的系统级和划分； ② 采用 HDL 语言描述电路系统，使用 Modelsim 完成系统电路的设计和模拟； ③ 运用 SYNOPSYS 和 CADENCE 完成芯片的版图设计和验证。 ④ 提交设计文档，完成毕业设计论文。 课题背景 互联网通信、手机电脑等科技设备在生活中占据越来越重要的地位，而CPU，也就是中央处理器是这些信息产品中最重要的部件。所以高性能的CPU芯片成为国家的信息安全甚至国防中具有重大战略性意义的核心产品部件，各个国家也理所应当地会致力于CPU的设计与研制，努力达到世界领先的水平占据优势。 就目前而言，系统工程师可以充分地利用一些设计自动化工具进行芯片的设计，其中最有效的设计方法之一就是基于可编程逻辑器件，利用VHDL/Verilog设计，以快速完成设计。 方案选取 方案选取 模块化设计：上图简单明了地描述了模块化的基本思想。将一个完整的硬件设计任务合理划分为若