基于fpga的电子时钟设计.docVIP

电子设计自动化 基于FPGA的电子时钟设计 PAGE 2 电子设计自动化 基于FPGA的电子时钟设计 电子设计自动化技术与应用 设计报告 设计题目：基于FPGA的电子时钟设计 目录 TOC \o 1-3 \h \z \u 1需求分析 2 1.1 基本功能 2 1.2 功能要求说明 2 2计时器总体结构设计 2 3系统模块化设计 3 3.1 分频模块 3 3.2模式选择模块 4 3.3 计时模块 4 3.4 秒表功能模块 5 3.5显示模块 6 3.6顶层模块 7 4电路图综合结果及仿真结果 7 4.1电路图综合结果 7 4.2仿真图 9 4系统的实现与验证 9 4.1管脚分配情况 9 4.2实现与验证 10 5设计体会 11 基于FPGA的电子时钟设计 1需求分析 1.1 基本功能 1、能够在LED显示器上清晰的显示小时，分钟和秒； 2、能够通过按键准确调整小时，分钟和秒； 3、能够实现秒表计时的功能，秒表的精度是0.01s。 1.2 功能要求说明 1、电子时钟采用24小时的显示格式，上电或按键复位后能够从0时0分0秒开始运行，进入时钟运行状态。 2、当按下电子时钟启动调整键，则电子时钟进入调整时钟模式，此时可利用各调整键调整时间，调整结束后按启动调整键，则电子时钟再次进入到时钟运行状态。 3、当按下秒表启用键时，秒表开始计时，再次按下秒表启用键时停止计时，当读取到计时时间时，按下时钟启用键，则进入时钟运行状态。 2计时器总体结构设计 在应用Verilog硬件描述语言进行数字电路设计的时候，通常可以采用自顶向下或者自底向上两种设计流程。根据需求分析所要实现功能的具体要求，采用自顶向下的方法将电路系统逐层分解细化，设计其总体结构。 计时器应该包含计时和显示两大部分。 经过分析，计时部分应该采用60进制计数器各两个（分，秒计时），24进制计数器一个（小时计时）秒表部分需要采用100进制的计数器一个。显示部分采用动态扫描，可以有效地节约硬件资源。显示部分应该包括动态扫描和译码显示两部分。 除此之外，系统还应该具有计时和显示的分频电路。计时分频电路用来降低系统所用晶振的频率；显示分频电路用来决定合适的刷新频率，既要能够正常显 示，又要满足硬件的要求。电子时钟总体结构框图如图1.1所示。 时间数据动态 时间 数据 动态 扫描 模块 24进制计数器 数 码 显 数 码 显 示 管 译 码 电 路 60进制计数器 60进制计数器 60进制计数器 100进制计数器 100进制计数器 分 频 模 块50MHz 分 频 模 块 图1.1 电子时钟的总体框图 3系统模块化设计 3.1 分频模块 根据需求分析的要求，分频电路需要产生1HZ、100HZ、1000HZ的脉冲信号。其中秒表的精确度为0.01s，首先需要一个准确的计时基准时钟，它的周期为10ms，即需要用100Hz的计时时钟。电子时钟的运行需要一个1HZ 的脉冲信号来控制秒计时。动态扫描模式需要1000 HZ的脉冲信号来控制。电子时钟的分频模块如图3.1所示： 图3.1 分频模块 3.2模式选择模块 根据需求分析的要求，电子时钟分为时钟运行模式，调整时间模式和秒表运行模式，在运行时需要对运行状态进行转换。电子时钟的模式选择模块如图3.2所示： 图3.2 模式选择模块 3.3 计时模块 根据需求分析的要求，电子时钟计时模块的功能为正常计时，即每秒钟读出一次数，秒表加1，秒计时满60进1给分计时，分计时满60进1给小时计时，小时计时满24清零。从功能上讲需要60进制计数器，60进制计数器和24进制计数器。秒表的精度是0.01S，从功能上讲需要一个100进制计数器。电子时钟的计时模块如图3.3所示： 图3.3 计时模块 3.4 秒表功能模块 根据需求分析要求，电子时钟秒表模块功能为进行手动计时，按一下key2为计时，再按一次key2为停止计时，保存计数数值，依此类推；按一次key1为计数清零，停止计数。电子时钟秒表模块计数器共有三个，分别为百分秒的100进制计数器，秒钟的60进制计数器和分钟的60进制计数器。秒表功能模块如图3.4所示： 图3.4 秒表功能模块 3.5显示模块 电子时钟显示模块主要是用LED显示，采用动态扫描方式显示。根据需求分析的要求，电子时钟显示模块包括调整时间显示和时钟，秒表运行显示两部分，如图3.5和图3.6所示，分别表示调整时间显示和时钟，秒表运行显示。 图3.5调整时间显示 图