基于VHDL的数显抢答器.docVIP

湖南大学科技论文 第 PAGE IV 页 湖南大学课程设计报告 第 PAGE 3页 数字电子技术 课程设计报告 设计课题： 抢答器 学生姓名： 杨列坤 学生学号： 20090710522 专业班级： 09级电自4班 学院名称： 电气和信息工程学院 2012-6-27 基于VHDL语言的八路数字抢答器系统的设计 本课题的实现可以通过不同的方法来进行，第一种使用单元集成电路实现，第二种使用硬件描述语言（VHDL语言）实现。 第一种方法实现的大体的思路如下图所示： 优先编码电路 优先编码电路 抢答按钮 锁存器 译码电路 显示电路 主持人控制开关 定时电路 报警电路 图2-1 数字抢答器框图 第二种方法实现的思路可以用下面的框图来说明： 抢答鉴别 抢答鉴别 复位控制 组别锁存 声音报警 答题倒计时 译码输出 图2-2 基于VHDL语言实现数字抢答器框图 以上两种实现方法中，第一种方法电路较复杂不便于制作，可靠性低，实现起来很困难；而第二种方法只需要软件仿真出来，在一块EDA实验箱上就能实现，制作简单，而且成本低。 综合比较之下，我决定采用第二种方案实现本课题。根据第二种方案的的框图所示，整个系统分为以下几个模块来分别实现： 1．抢答判别模块：它的功能是鉴别八组中是那组抢答成功并且把抢答成功的组别信号输出给锁存模块