基于VHDL的语音数字钟的设计(3).docVIP

PAGE PAGE IV 毕业设计（论文） 题目: 基于VHDL的语音数字 钟的设计 学 院 物理科学和工程技术 专 业 电子信息 班 级 08电信 学 号 200812108120001 姓 名 陈世羽 指导老师 刘瑶老师 二O一一年 九 月 二十 日 摘 要 本设计主要研究基于VHDL的语音数字钟的设计，该数字钟具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能、整点报时以及清零、使能功能。 本设计主要是在介绍了EDA及VHDL一些相关基本知识的基础上，进一步采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在Max+plusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个多功能语音数字钟，最后通过仿真出时序图实现预定功能。其中，重点叙述了数字钟的设计原理和分模块实现的方法，详细介绍了各模块的设计程序并给出了各模块的波形仿真图及分析，最后通过在Max+plusII上进行时序仿真，调试运行，在硬件测试后，验证了所设计的系统达到了预先设计目标。 通过这次的设计更进一步地增强了实验的动手能力，对数字钟的工作原理及