第2章 ARM技术及体系结构.ppt

第2章ARM技术及体系结构 2.1 嵌入式ARM处理器概况 2.2 ARM处理器技术 2.3 ARM7处理器结构 2.4 ARM7TDMI的工作状态及模式 2.5 ARM7内部寄存器 2.6 ARM体系的异常处理 2.7 ARM体系的存储方式 2.1 嵌入式ARM处理器概况 2.1.1 ARM体系的版本说明 2.1.2 ARM内核的命名 2.1.3 常用ARM处理器系列介绍 ARM的业务模型 2.1.1 ARM体系的版本说明 ARM公司定义了7种ARM指令集体系结构版本。 ARM版本Ⅰ： V1版架构，在原型机ARM1出现过，只有26位寻址空间，没有用于商业产品。 ARM版本Ⅱ： V2版架构，对V1版进行了扩展，例如ARM2和ARM3（V2a）架构。包含了对32位乘法指令和协处理器指令的支持。 ARM版本Ⅲ：V3版架构，在1990年设计ARM6中采用了版本3。具有片上高速缓存、MMU和写缓冲等功能。寻址空间增至32位（4GB）。 目前V1~V3版本目前都已废弃。 2.1.1 ARM体系的版本说明 ARM版本Ⅳ：V4版架构，在V3版上作了进一步扩充，V4版架构是目前应用最广的ARM体系结构，ARM7、ARM8、ARM9和StrongARM都采用该架构。 ARM版本Ⅴ：V5版架构，是在V4版基础上增加了一些新的指令，如：转移BLX指令 、计数前导零CLZ指令 、BRK中断指令 ，DSP指令集（E增强型 ） 、在ARM10和Xscale都采用该版架构。 ARM版本Ⅵ：V6版架构，V6版架构是2001年发布的，首先在2002年春季发布的ARM11处理器中使用。采用单指令多数据SIMD(Single Instruction, Multiple Data)技术，将语音及图像处理功能提高了4倍。 2.1.1 ARM体系的版本说明 2.1.2 ARM内核的命名 ARM命名格式如下： ARM{x}{y}{z}{T}{D}{M}{I}{E}{J}{F}{-S} x：系列号，例如ARM7中的“7”、ARM9中的“9”； y：内部存储管理/保护单元，例如ARM72中的“2”、ARM94中的“4”； z：内含有高速缓存Cache； T：支持16位的Thumb指令集； D：支持JTAG片上调试； M：支持长乘法操作（64位结果）的ARM指令，包含快速乘法器； I：带有嵌入式追踪宏单元ETM（Embedded Trace Macro），用来设置断点和观察点； 2.1.2 ARM内核的命名 E：增强型DSP指令（基于TDMI）； J：含有Java加速器Jazelle，与Java虚拟机相比，Java加速器Jazelle使Java代码运行速度提高了8倍，功耗降低到原来的80%； F：向量浮点运算单元； S：可综合版本，意味着处理器内核是以源代码形式提供的。 2.1.3 常用ARM处理器 2.1.3 常用ARM处理器介绍 ARM Cortex系列简介 2.1.3 常用ARM处理器介绍 CortexTM-M3处理器简介（针对低端市场） 2.1.3 常用ARM处理器介绍 CortexTM-A8处理器简介 2.1.3 常用ARM处理器介绍 ARM9系列简介 2.1.3 常用ARM处理器介绍 ARM10E系列简介 ARM公司目前的产品分类及特性 2.2ARM处理器技术 2.2.1 RISC技术 2.2.2 流水线技术 2.2.3 哈佛结构 2.2.4 AMBA总线技术 2.2.5 ARM处理器的调试跟踪技术 2.2.1 RISC技术 RISC的结构的特点如下： 简化指令集，只保留常用的基本指令； 设计大量的通用存储器，减少访存的次数； 采用装载/保存（load-store）结构，支持流水线技术，使每个周期时间相等； 采用简单的指令格式、规整的指令字长和简单的寻址方式。 单机器周期指令，即大多数的指令都可以在一个机器周期内完成。 2.2.2 流水线技术 CPU中的流水线技术是一种将指令分解为多步，并让不同指令的各步操作重叠执行，从而实现几条指令并行处理，以加速程序运行过程的技术。 ARM7采用三级流水线、ARM9采用五级流水线，ARM10采用六级流水线、ARM11采用八级流水线。 以ARM7三级流水线为例，由三个独立的部件分别执行： 取指，从存储器中装载一条指令到CPU中； 解码，识别并解释将要被执行的指令； 执行，将解码识别的指令进行计算处理并将结果写回寄存器。 2.2.2 流水线技术 2.2 ARM7TDMI 三级流水线结构的指令执行顺序 2.2.2 流水线技术 思考题 2.2.3 哈佛结构 哈佛结构是一种将程序中指令和数据分开存储的存储器结构。它是一种并行存储体系结构，程序存储器和数据存储器采用不同的总线，从而提供了较大的