序列检测器的设计实验报告.docxVIP

EDA实验报告书 姓名X2S2L.学号xxxxxxx实验吋间 课题名称 序列检测器的设计 实验目的 用状态机实现序列检测器的设计 了解一般状态机的设计与应用 设计要求 采用VIIDL语言设计序列检测器，具体要求如下： 检测序列为。该序列从左到右依次进入检测器，如 果检测到完整序列，检测器输出为1,反之输出为0‘。 利用Quatus II软件生成状态转移图。 对该检测器进行仿真，得到仿真波形。 采用状态图编辑方法设计序列检测器，检测序列为“。具 体要求为 对电路进行仿真，得到仿真波形。 将该电路图转化成VHDL语言形式。 设计思路 序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号， 当序列检测器连续收到一组串行二进制码后，如果这组码与检测器屮 预先设置的码相同，则输出为1,否则输出为0.由丁?这种检测的关键在 于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正 确码及正确序列，肓到在连续的检测中所收到的每一位码都与预置数 的对应码相同。在检测过程中，任何一位不相等都将冋到初始状态重 新检测。 设计原理 图及源程 序 LIBRARY IEEE; USE IEEE.STD_LOG1C_1164.ALL; ENTITY AA IS PORT ( CLK QINRST : IN STD_LOGIC; SOUT : OUT STD_L