第11章 多通道缓冲串行口(McBSP).pptVIP

第11章 多通道缓冲串行口（McBSP） 11.1 McBSP接口概述 11.1.1 McBSP的结构与特点 11.1.2 McBSP的信号总结 11.1.3 McBSP的寄存器 11.2 McBSP的工作方式 11.2.1 McBSP数据传输的格式 11.2.2 McBSP数据传输的过程 11.2.3 McBSP产生的中断和FIFO事件 11.2.4 McBSP多通道选择模式 11.2.5 McBSP配置成SPI接口 11.2.6 McBSP的初始化 TMS320F2812的多通道缓冲串口（McBSP），为DSP和与McBSP兼容的设备（例如VBAP、ACI、多媒体数字信号编解码器等）之间提供了一个直接连接的串行数据接口。此外，McBSP能够同步地发送和接收8/16/32位串行数据。 本章主要介绍McBSP的结构特点以及工作方式等内容。 11.1 McBSP接口概述 （1）与TMS320C54x?/TMS320C55x? DSP器件内的McBSP兼容，除DMA功能之外。 （2）全双工通信方式。 （3）通过两级缓冲发送和三级缓冲接收实现连续数据流的通信。 （4）用于接收和发送的独立时钟和帧结构。 （5）128个发送和接收通道。 （6）多通道选择模式，允许用户控制任意通道的传输。 （7）用2个16级、32位的FIFO代替了DMA（直接存储器存取单元）。 （8）支持A-bis模式。 （9）支持与工业标准的多媒体数字信号编解码器、模拟接口芯片（AICs）及其它串行接口的A/D和D/A设备的直接连接。 （10）支持产生外部时钟信号和帧同步信号。 （11）可对内部时钟采样和控制帧同步信号的可编程采样率发生器。 （12）可编程的内部时钟和帧发生器。 （13）可编程的帧同步和数据时钟的极性。 （14）支持SPI设备。 （15）支持部分T1/E1接口，可直接与下列设备接口：T1/E1帧调节器、MVIP开关兼容和ST-BUS适应的设备（包括MVIP帧调节器、H.100帧调节器和SCSA帧调节器）、IOM-2兼容设备、AC97兼容设备（提供所需的多相位帧同步功能）、IIS兼容设备及SPI设备等。 （16）多种数据位可选择：8、12、16、20、24和32位。 （17）数据传输时可选择首先发送/接收高8位或低8位。 习题与思考题 1. 简述McBSP的主要结构特点。 2. 简述McBSP的数据传输过程。 3. 简述McBSP多通道选择模式操作。 4. McBSP如何配置成SPI？ 5. 简述McBSP的初始化步骤以及注意事项。 * 11.1.1 McBSP的结构与特点 图11-1 带FIFO的McBSP模块的功能框图 McBSP包含2个数据通道和1个控制通道，它们通过6个引脚连接到外部设备，为外部设备提供了数据通道和控制通道。McBSP通过发送引脚（MDXA）发送数据，通过接收引脚（MDRA）接收数据，从而实现DSP与外部设备的通信和数据交换。由引脚发送时钟（MCLKXA）、接收时钟（MCLKRA）、发送帧同步（MFSXA）和接收帧同步（MFSRA）来控制McBSP的时钟和帧同步。McBSP的接口信号如表11-1所示。 11.1.2 McBSP的信号总结 McBSP使用的寄存器很多，其中数据接收寄存器DRR、数据接收缓冲寄存器RBR和数据接收移位寄存器RSR用于数据接收；而数据发送寄存器DXR和数据发送移位寄存器XSR用于数据发送。每个McBSP的数据寄存器（DRR1、DRR2、DXR1和DXR2）都连接了一个16×16位（16级）的FIFO，该FIFO寄存器的顶部寄存器与非FIFO模式下的数据寄存器公用一个地址。 另外，需要用户注意的是，如果串行数据的字长为8位、12位或16位时，数据接收寄存器2（DRR2）、数据接收缓冲寄存器2（RBR2）、数据接收移位寄存器2（RSR2）、数据发送寄存器2（DXR2）和数据发送移位寄存器2（XSR2）不会被使用；而当串行数据的字长大于16位时，这些寄存器用于保存高位数据。McBSP的其余寄存器主要用于控制McBSP的各种操作。McBSP寄存器一览表如表11-2所示。 11.1.3 McBSP的寄存器 本节简要介绍McBSP数据传输的格式及数据传输的过程、McBSP中断和FIFO事件、多通道模式、McBSP配置成SPI接口以及McBSP的初始化等内容，有关于本节详细内容用户可参考本书所列出的参考文献[19]。 11.2 McBSP的工作方式