《锁相环系统研究》【毕业设计论文】.docVIP

摘 要 锁相环(Phase-Locked Loop,PLL)电路作为时钟倍频器已经成为当代微处理器必不可少的核心组成部件。锁相环位于微处理器时钟树的最上端,其性能的优劣直接影响并决定了全芯片的最高工作频率和稳定性。 本文第一章，简要阐述了锁相环系统的原理，给出了原理框图；第二章，简要介绍了框图中各部分的作用，针对框图构成，概括介绍了鉴相器、压控振荡器、环路低通滤波器和锁相跟踪特性；第三章，介绍了滤波器的分类，滤波器的参数，以及巴特沃斯滤波器和切比雪夫滤波器,介绍了ADF4350器件，并通过该元件设计了锁相环电路，最后进行了各个元件的测试，进行了误差分析。 关键词 ： 滤波器 鉴相器 压控振荡器 Abstract PLL (Phase-Locked Loop, PLL circuit as a clock multiplier has become an essential core component of modern microprocessor components. PLL clock tree at the top of the microprocessor, its performance will directly affect and determine the maximum operating frequency of full-