数字电子技术应用基础简明教程讲义触发器.pptVIP

第4章 触发器 概 述 4.1 基本触发器 4.1.1 用与非门组成的基本触发器 4.1.2 用或非门组成的基本触发器 4.1.3 集成基本触发器 4.2 同步触发器 1、时钟电平控制，无约束问题 在CP=1期间，若D=1，则Qn+1=1；若D=0，则Qn+1=0，即根据输入信号D取值不同，触发器既可以置1，也可以置0。 由于电路是在同步RS触发器基础上经过改进得到的，所以约束问题不存在。 2、 CP=1时跟随，下降沿到来时才锁存 CP=1期间，输出端随输入端的变化而变化；只有当CP脉冲下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。 集成同步D触发器引脚图 4.3.1 边沿D触发器 一、电路组成及工作原理 二、集成边沿D触发器 1、D的逻辑表达式 二、集成边沿JK触发器 三、边沿JK触发器的主要特点 1、CP边沿（上升沿或下降沿）触发 在CP脉冲上升沿（或下降沿）时刻，触发器按照特性方程的规定转换状态，其他时间里，J、K不起作用。 2、抗干扰能力强 因为只在触发沿甚短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收。 3、功能齐全，使用灵活方便 具有置1、置0、保持、翻转四种功能。 二、主要特点 三、集成同步 D 触发器 1. TTL：74LS375 C