数字电子技术基础ch06-1.pptVIP

6.1 概 述 6.1 概 述 6.1 概 述 VHDL 和Verilog的功能较强属于行为(功能)描述语言。两种HDL均为IEEE标准。特别是Verilog HDL由于其句法根源出自C语言,它相对VHDL好用好学。 * * 1. HDL基本概念 2. HDL的产生 3. 几种常见的硬件描述语言 4. VHDL与Verilog HDL两种语言的简单比较 6.1 概 述 硬件描述语言HDL(Hardware Description Language )是设计硬件时使用的语言，类似于高级程序设计语言。它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统的逻辑功能。 HDL还可以用来编写设计说明文档，这种文档易于存储和修改，适用于不同的设计人员之间进行技术交流，还能被计算机识别和处理。 HDL是高层次自动化设计的起点和基础。 1. HDL基本概念 逻辑仿真 是指用计算机仿真软件对数字逻辑电路的结构和行为进行预测.仿真器对HDL描述进行解释。以文本形式或时序波形图形式给出电路的输出。在仿真期间如发现设计中存在错误，就再要对HDL描述进行及时的修改。（例如，2选1的仿真波形图如下） 计算机对HDL的处理包括两个方面：逻辑仿真和逻辑综合。 1. HDL基本概念 逻辑综合 是指从HD