第四部分Intel网络处理器.ppt

第四部分 Intel网络处理器 主要内容 Intel网络处理器概述 XScale核 微引擎 其它功能单元 编程模型 参考设计 Internet eXchange Architecture (IXA) IXA：泛指Intel网络处理器架构以及相关的支持芯片，包括网络处理器硬件及软件体系结构。 IXA包括控制面和数据面处理，定义了硬件抽象、应用编程接口和互连机制，但没有给出细节。 IXA的三个重要组成部分： 微引擎（Microengine，ME）：Intel网络处理器的核心部件，在其它功能单元的支持下执行快路径上的操作。 XScale Core：Intel网络处理器的高层控制和管理单元，负责控制面及异常包处理，运行嵌入式实时操作系统。 IXA可移植框架：为基于Intel网络处理器的软件开发提供应用编程接口和硬件抽象。 IXA的特性 灵活性： 微引擎完全可编程，在低层硬件设备的支持下可实现许多复杂的网络处理功能，具有较好的功能灵活性。 高性能（高可扩放性）： 使用多个可并行操作的微引擎，通过增加微引擎的数目、提高微引擎及XScale核的时钟频率、采用各种减小访存延迟的技术及增加专用的硬件功能单元，可支持高达OC-192的高端处理速度。 可移植性： IXA可移植框架提供了应用编程接口和硬件抽象，使得基于该框架开发的软件与底层硬件实现松耦合，具有良好的可移植性和重用性。 Internet eXchange Processor (IXP) IXP：指实现了IXA架构的网络处理器芯片。 IXP典型地包括： 一个XScale核 多个微引擎 片上存储单元 若干硬件功能单元 与各种外部连接的接口 内部总线 第二代IXP网络处理器 IXP2400：8个微引擎，主要面向网络接入和边缘网应用，可用于WAN多服务交换、DSLAM、基站控制器和网关、4~7层交换、VoIP网关、多服务接入平台等。 IXP2800：16个微引擎，主要面向边缘网和核心网应用，可用于骨干网的路由与交换、无线设备、10Gbps的企业交换和路由等。 IXP2850：在IXP2800的基础上增加了加密单元，可达到10Gb/s的加解密速度，用于IPSec、VPN、QoS Router等场合。 IXP2xxx：泛指任何一种第二代IXP网络处理器芯片。 IXP2xxx的主要部件 一个IXP网络处理器是一块独立的芯片，包含一组复杂的可编程及不可编程的处理器和功能单元： 一个嵌入式RISC处理器（XScale Core） 8到16个可编程包处理器（微引擎） 多条独立的片上总线：提供芯片内部各功能单元之间的高速通道 处理器同步机制 共享和不共享的片上存储器 一个低速串行接口：连接到XScale Core，用于控制和管理 多个外部存储器接口：连接外部SRAM、DRAM及ROM等 多个外部I/O总线接口 计算哈希和加密的协处理器 其它功能单元 IXP的外部连接 串行接口：连接到XScale Core，用于控制和管理。 PCI总线接口：连接I/O设备及传统CPU。 MSF接口：连接外部物理层设备及交换结构，是数据出入IXP的窗口。 DRAM总线接口：提供1条或多条DRAM总线。 SRAM总线接口：提供多条SRAM总线。 慢端口连接：访问ROM/FlashROM等外部硬件单元。 IXP2400外部连接的速度 IXP2xxx的内部组件 数量 组件 目的 1 嵌入式RISC处理器 控制、高层协议和例外处理 8/16 包处理引擎 I/O、基本包处理和包转发 1+ SRAM访问单元 协调对外部SRAM总线的访问 1+ DRAM访问单元 协调对外部DRAM总线的访问 1 MSF访问单元 协调对外部I/O设备的访问 1 PCI总线访问单元 协调对外部PCI总线的访问 1 SHaC单元 存储中间结果、计算哈希值等 1 加密单元 加/解密操作 1 系统底盘（chassis） 提供内部控制及数据传输通道 IXP2xxx的概念组织 IXP2400硬件结构框图 IXP2400硬件结构特征 采用了多主控+系统底盘+多目标的分布式硬件体系结构，增强了IXP2400的并行处理能力。 具体而言， 采用分立的内部总线结构，将不同存储单元的数据总线、数据读/写总线分开，可以同时对不同存储单元进行双向读/写操作。 引入命令总线仲裁器对各主控单元发出的命令进行排队判优，保证指令的优先级，避免指令的冲突和拥塞。 采用分布式的硬件结构（即多主控+多目标），不同的硬件功能单元各司其职，负责专门的数据处理，可以并行操作。 采用多微引擎并行的硬件结构，所有微引擎可同时工作；而且微引擎被进一步分成两个簇，每个簇使用独立的SRAM数据总线，有效地缓解了总线冲突。 IXP2xxx的处理器