门电路的电特性测试实验报告二姚禹光2014011527.pdfVIP

实验名称：门电路的电特性测试 实验者姓名：姚禹光 实验者学号：2014011527 实验分组：DA43-228 实验完成日期：2015.10.28 门电路特性实验报告 自四五 2014011527 姚禹光 一、处理数据 1、CMOS 与非门CD4011 的电压传输特性 阈值电压VTH 为：2.26V 输入噪声容限VNH 为：2.44V 输入噪声容限VNL 为：2.26V 2、测试CMOS 与非门CD4011 输出低电平负载特性 RL( Ω） ∞ 25000 16000 11000 10000 8500 7500 5100 4700 3600 2400 V0 （mV） 0 12.5 62.5 100 115 136.3 155 230 252.5 325 497.5 IOL （mA） 0 0.2 0.309 0.445 0.489 0.572 0.646 0.935 1.01 1.299 1.88 CD4011输出低电平负载特性 0.6 0.5 y = 0.2782x - 0.0279 R² = 0.9976 0.4 0.3 0.2 0.1 0 0 0.5 1 1.5 2 横轴为IOL （mA），纵轴为VO （V ），用最小二乘法得到的拟合直线y=0.2782x-0.0279，相关 度约为0.9976 ，其中由于斜率的单位为10^-3 Ω，故最后当VDD 为5V 时Ron 的大小约为 278 Ω。 3、CMOS 与非门CD4011 传输延迟时间tphl ，tplh 。 输出由高变低：tphl 的测量： 直接读图可以得到tphl 约为58ns； 输出由低变高：tplh 的测量： 直接读图可以的到tplh 约为41.6ns。 4 、观测CMOS 与非门CD4011 的动态功耗 在输入电压值由较低电压转向较高电压时，在电流取样电阻上的电压有一个突增，在从较 高电压转向较低电压时电流取样电阻上也有一个可见的增量，而在相对低电压和高电压时 电流取样电阻上的电压保持较低水平，如图中绿线所示（贴近零电位）。而这和数电课中所 学的CMOS 高低电平切换内容是符合的。在输入低电平时，输出端上拉，下端断路；在输 入高电平时，输出端下拉，上端断路。这样保证了在低电平阶段和高电平阶段能有较低的 功耗。而在输入时低向高、高向低过渡时，由于输出端上下同时接通，有电流通过，导致 较高的功耗。 至于为什么存在低向高比高向低转化功耗更大的原因，我猜测是因为在输入均是低的情况 下，与非门A=B=0，此时导通电阻表现为1/2Ron ，而A=B=1 时导通电阻表现为2Ron，这 样导致由于寄存电容等问题的存在，使得从低到高时，输出端暂留在高电平，导通电阻较 小，出现较大电流；从高到低时，输出端暂留在低电平，导通电阻较大，出现较小电流。 选做任务 1、74HC00 噪声容限 由上图读数可知，输入噪声容限VNH=1.52V 。 由上图读数可知，输入噪声容限VNL=1.49V 。 实验现象分析：在YT 图显示时，已经明显地发现，无论trigger 线摆在何处，三角波与方 波两个输出始终无法稳定 （在不断地前进抖动当中），在转换成XY 图像之后，在输出从高 电平向低电平过度的过程中，明显有大量不稳定的波线显示，即不稳定的输出。则在输入 噪声容限读取时，VNH 指的就不再是0 到阈值那么长的差值了，而指的是0 到不稳定波形 最左侧的宽度；同样VNL 也应该指向不稳定波形最右侧到5 的宽度。其中不稳定的宽度都 应视为不合理的噪声范围。 2、测量TTL 与非门74LS00 的输入端负载特性 RP （Ω） 100