高速数据采集系统报告.pdfVIP

高速数据采集系统设计报告 姓名_______ _________________ 学号___________________ 指导老师____贾立新__________________ 专业班级____电气工程及其自动化__ 学院________信息工程学院____________ 提交日期____2015 年1 月___ 一、设计题目 设计一高速数据采集系统，对输入模拟信号为频率200kHz 、 =0.5V 的正弦信号进行采集。采样频率 设定为25MHz 。通过按键启动一次数据采集，每次连续采集 128 点数据，单片机读取128 点数据后在LCD 模块上回放显示信号波形。 二、系统方案设计 1.方案选择 随着数据采集对速度的性能指标越来越高，高速数据采集系统在自动控制，电气测量、航天工程实 践中得到了十分广泛的应用。高速数据采集系统一般分为数据采集和数据处理两部分。在数据采集时，必 须以很高的速度采集数据，但在数据处理时并不需要以同样的速度来进行。因此，高速数据采集需要有一 个数据缓存单元，将采集的数据有效地存储，然后根据系统的需求进行数据处理。 传统的数据采系统通常采用单片机直接控制A/D 转换器完成数据采集。用单片机控制A/D 转换器， 一般需要通过启动A/D 转换、读取A/D 转换值、将数据存入存储器、修改存储器地址指针、判断数据采集 是否完成等过程。从本质上来说，基于单片机的数据采集系统是通过软件来实现特定功能的。在许多情况 下，采用软件解决方案其速度受到限制。MCS-51 单片机大多数指令的执行时间需要 1~2 个机器周期，完 成一次A/D 转换大约需要几十微秒。即使对于单片机机器周期、时钟频率可达100MHz 的C8051F360 单片 机，如果用来控制高速A/D 转换器，也很难达到MHz 以上的采样速率。 构成高速缓存的方案有三种： 方案一：是高速SRAM 切换方式。高速SRAM 只有一组数据、地址和控制线，可通过三态门分别接 到A/D 转换器和单片机上。但A/D 采样时，SRAM 由三态门切换到A/D 转换器一侧，以使采样数据写入 其中。当 A/D 采样结束后，SRAM 再由三态门切换到单片机一侧进行读写。这种方式下的优点是 SRAM 可随机存取，同时较大容量的高速SRAM 有现成的产品选择，但硬件电路复杂。 方案二：是FIFO （先进先出）方式。FIFO 具有两套数据线而无地址线，可在其一端写操作而在另一 端读操作，能达到很高的传输速度和效率。 方案三：是双口RAM 方式。双口RAM 具有两组独立的数据、地址和控制总线，因而可从两个端口 同时读写而互不受干扰，并可将采样数据从一个端口写入，而由单片机从另一个端口读出。双口 RAM 也 能达到很高的传输速度，并且能进行随机存取。 由于本系统设计的高速采集系统，采样频率要求达到20MHz,同时要求采集的信号在LCD 模块上显 示，采用方案二，单片机和FPGA 相结合的设计方案。模拟信号经过信号调理后送高速A/D 转换器，由FPGA 完成高速A/D 转换器的控制和数据存储。单片机从FPGA 存储器中读取数据，经处理后在LCD 上显示波 形。 2.系统设计 高速数据采集系统的系统框图下图1-1 所示。模拟信号经过信号调理电路后送高速A/D 转换器，由 FPGA 内部的控制逻辑实现对高速A/D 转换器的控制，单片机通过系统总线实现与FPGA 的接口，通过该 接口获取原始数据，然后完成对数据的处理。整个系统由信号调理电路，A/D 转换器，FPGA 模块、键盘 及LCD 显示模块组成。数据采集系统首先对采集的信号进行前端处理，如信号放大、滤波、直流电位平移 等预处理，以满足A/D 转换器对模拟信号的要求。FPGA 模块主要实现对高速ADC 的控制及数据存储，单 片机通过与FPGA 器件的数据交换获得采集到的数字信息，再进行相关处理，并通过LCD 显示及键盘接口 实现人机交换。