第4章 组合逻辑电路2.pptVIP

§4.3.4 译码器( Decoder) 一、二进制译码器(最小项译码器) 输入：一组二进制代码 输出：一组与输入代码一一对应的高、低电平信号。 2位二进制译码器； 3位二进制译码器 (74LS138)； 1) 真值表 3) 逻辑图 Y3=A1A0=m3 Y0=A1A0=m0 Y1=A1A0=m1 Y2=A1A0=m2 S 端为控制端(片选端、使能端) 当S=0时，译码器工作； 当S=1时，译码器禁止，所有的输出端均为0。 输入 输 出 A1 A0 Y3 Y2 Y1 Y0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 2位二进制译码器 2) 输出表达式 A1 A0 1 1 1 S Y3 Y2 Y1 Y0 4)逻辑符号(2线—4线译码器) 输出0有效的2线—4线译码器可用与非门构成， 输出1有效 5)常用集成2线—4线译码器 0 m = 0 1 A A = = 1 m 2 Y 2 m = 3 Y 3 m = 0 1 A A = 74LS139： 双2线—4线译码器 输出0有效 1 Y