中规模时序逻辑练习题及答案.docVIP

《中规模时序逻辑电路》练习题及答案 [7.1] 图P7.1电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见题7.1。 图P7.1 表P7.1 74LS161、74 LS160功能表 输 入 输 出 说 明 EP ET CP D3D2D1D0 Q3Q2Q1Q0 高位在左 0 × × × × ×××× 0 0 0 0 强迫清除 1 × × 0 ↑ D C B A D C B A 置数在CP↑完成 1 0 × 1 × ×××× 保持 不影响OC输出 1 × 0 1 × ×××× 保持 ET=0 ， OC=0 1 1 1 1 ↑ ×××× 计数 注：(1)只有当CP=1时，EP、ET才允许改变状态 (2)Oc为进位输出，平时为0，当Q3Q2Q1Q0=1111时，Oc=1 （74 LS160是当Q3Q2Q1Q0=1001时，Oc=1） [解] A=1时为十二进制计数器，A=0时为十进制计数器。 [7.2] 试分析图P7.2计数器电路的分频比(即Y与CP的频率之比)。74LS161的功能表见题7.1。 图P7.2 [解] 利用与上题同样的分析方法，可得74LS161(1)和74LS161(2)的状态转换图如图A6.15(a)、(b)所示。可见， 74LS 161(1)为七进制计数器，且每当电路状态由1001~1111时，给74LS 161(2)一个计数脉冲。74LS 161(2)为九进制计数器，计数状态由0111~1111循环。整个电路为63进制计数器，分频比为1:63。 图A7.2 [7.3] 设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进制，M=1时工作在十五进制。请标出计数输入端和进位输出端。 [解] 见图A7.3。 图A7.3 [7.4] 分析图P7.4给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器，74LS290的功能表如表P7.4所示。 表P7.4 74LS290功能表 输 入 输 出 R01 R02 S91 S92 Q3 Q2 Q1 Q0 1 1 0 × 0 0 0 0 1 1 × 0 0 0 0 0 × × 1 1 1 0 0 1 ×× 0 0 0 0 ×× × 0 × 0 0 × 0 × 计 数 计 数 计 数 计 数 注：将Q0与CP1连接,从CP0 送CP为8421码；将Q3与CP0连接,从CP1送CP为5421码 图P7.4 [解] 图P7.4所示为七进制计数器。状态转换图如图A7.4所示。 图A7.4 [7.5] 图P7.5电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见题7.1。 图P7.5 [解] 第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第（1）片到第（2）片之间为十进制，两片中串联组成71~90的二十进制计数器。 [7.6] 用同步十进制计数芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系，允许附加必要的门电路。74160的功能表见表P7.1（即与74LS161相同，仅进制不同，当Q3Q2Q1Q0=1001时，OC=1，其他情况OC=0）。 [解] 可用多种方法实现，这里给出其中之一，如图A7.6所示。 图A7.6 当计数到364(即0011，0110，0100)时，，再来CP脉冲时计数器全部置入“0”。 [7.7] 试用两片异步二~五~十进制计数器74LS90组成二十四进制计数器，74LS90的功能表与表P7.4相同。 [解] 如图A7.7所示。 图A7.7 [7.8] 用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否启动。 解法一：方程代入法 1．确定触发器个数。需用4个D触发器。 2．设十一进制计数器的状态转换图，如图A7.8（a）所示。 图A7.8（a） 3．列状态转换表如表A7.8（a）所示。 表A7.8（a） 计数顺序 Q3Q2Q1Q0 计数顺序 Q3Q2Q1Q0 计数顺序 Q3Q2Q1Q0 0 1 2 3 0000 0001 0010 0011 4 5 6 7 0100 0101 0110 0111 8 9 10 11 1000 1001 1010 0000 4．画出各触发器的次态卡诺图，如图A7.8（b）和图A7.8(c)、(d )、(e)、(f ) 所示。 5．由卡诺图化简得到各触发器的状