中规模集成时序逻辑设计.pptVIP

第九章 中规模集成时序逻辑设计 §9.1 计数器 在数字逻辑系统中，使用最多的时序电路要算计数器了。它是一种对输入脉冲信号进行计数的时序逻辑部件。 9.1.1 计数器的分类 1.按数制分 （1）二进制计数器。按自然态序循环经历2n个独立状态，因此又可称作模M=2n进制计数器。 （2）非二进制计数器。在计数时所经历的独立状态数不为M≠2n，称为非二进制计数器。如十进制、八进制、十二进制、十六进制计数器等。 2.按计数增减方式分 （1）加计数器。按输入一个脉冲就进行一次加1运算的计数器称为加计数器。 （2）减计数器。按输入一个脉冲就进行一次减1运算的计数器称为减计数器。 （3）可逆计数器。既可作加运算，又可作减运算的计数器称为可逆计数器。当然可逆计数器不可能同时作两种运算，它是在加减控制信号的作用下，某一时刻作加运算或作减运算。 3.按计数脉冲输入方式分 （1）同步计数器。计数脉冲接到计数器所有触发器的CP输入端。应翻转的触发器是同时翻转计数的叫同步计数器。 （2）异步计数器。计数脉冲并不引入计数器所有触发器的CP端。触发器的翻转有先有后，不是同时发生的计数叫异步计数器。 9.1.2 集成计数器 1.同步集成计数器 典型的中规模集成电路计数器74LS191是一个四位同步二进制加/减计数器。其逻辑电路图及逻辑符号如图9.1.1(a),(b)所示。 ①当S=0, LD=1时，电路处于计数状态，这时各个触发器输入端的逻辑方程为： T0 = 1 T1 = U/DQ0 + U/DQ0 T2 = U/D(Q0Q1) + U/D(Q0Q1) T3 = U/D(Q0Q1Q2) + U/D(Q0Q1Q2) 74LS191的电路与符号图9.1.1(a)(b)所示 ②分析上式可以看出： 若U/D=0时，计数器74LS191作加法计数。 若U/D=1时， 计数器74LS191作减法计数。 ③附加功能：74LS191除了作加/减计数时，还有预置数控制端LD。当LD=0时，电路处于预置数状态，D0至D3的数据立刻被置入F0至F3中，而不受时钟输入信号CP1的控制。因此称异步式预置数。 S是使能控制端：当S=1时，T0至T3全部为0，这时F0至F3保持不变。 C/B是进位/借位输出端：当作加法计数时U/D=0，且Q3Q2Q1Q0=1111时，C/B=1有进位输出；在减法计数时U/D=1，Q3Q2Q1Q0=0000时，C/B=1有借位输出。 74LS191的功能真值表如表9.1.1所示。 2.异步集成计数器 中规模集成电路74LS290是典型的异步BCD 码十进制计数器，其逻辑电路图及逻辑符号如图9.1.2(a), (b)所示。 （1）功能分析如图9.1.2所示的电路： ①FA触发器是具有T功能的一个二进制计数器，若在CPA端输入时钟脉冲，则QA的输出信号是CPA脉冲二分频。 ②FB,FC,FD三个触发器构成的逻辑电路是一个异步五进制计数器，其CPB为计数脉冲输入端，QD为输出端。即QD的输出信号是CPB脉冲的五分频。 ③若将CPB与QA相连，同时以CPA为输入计数脉冲端。QD的输出为十进制计数器(或十分频器)。因此，又将这个电路称为二、五、十进制异步计数器。 （2）电路的功能真值表 分析74LS290的功能真值表 ①直接复位输入端R01,R02： 当R01=R02=1，且S91,S92中有“0”时，可使各触发器清为零。 ②置“9”输入端S91,S92: 当S91=S92=1时，可使触发器FA和FD置“1”，而FB和FC置“0”，使得计数器处于8421BCD码中的“9”，其状态QDQCQBQA = 1001,这就是置“9”功能。 ③计数状态：在置“9”输入端S91,S92和复位输入端R01,R02中均有“0”电平时，74LS290可 实现计数功能。 9.1.3 任意进制计数器的构成方法 例9.1.1 用74LS191和适当的逻辑门电路构成模12减法计数器。 解：设计数器初始状态Q3Q2Q1Q0为1111，其状态转换序列为图9.1.3所示。 由上述状态转换计数规律，结合74LS191功能表分析，运用反馈复位法，可得如下图: 逻辑图说明： 在图中，S=0,U/D=1, CP1=CP为计数脉冲输入端，LD端用作初始状态设置端和计数状态控制端。 在初始状态时，使LD=0，而在累减计数状态时，使LD=1。 在开始工作时，LD=0,74LS191置入初始值1111，使LD=1时。在计数脉冲作用下进行减1计数。当计数输出由0100变为0011时， 通过“或”门和“与”门使LD=0，重新设置初始状态，再继续进行减1计数。 例9.1.2 用74LS290和适当的门电路构成64进制计数器，采用54