第6章 时序逻辑电路精编版.pptVIP

* 功能表： 这种寄存器具有很强的抗干扰能力。 * 二、移位寄存器 移位寄存器——可以进行移位操作的寄存器。 它同时具有寄存和移位两个功能。 数字电路中，加减运算用加法器。减法器完成， 乘、除运算则用移位以后再加的办法完成。 例： 求 A=1010 与 B=1101 的积。 * 演算过程： 求几项“部分积”之和 * 1. 分类 1）左移——在一个移位命令作用下，寄存器中 各位（bit）的信息依次向左移动一位。 * 设：输入的代码次序是1011。送数前，先将寄存器 清零，然后在4个CLK脉冲的作用下将数据送入寄 存器，并可在4个触发器的输出端得到并行输出的 代码。 * * 2）右移 3）双向移位（74LS194） 2. 应用——数码的串入、并出变换电路 电路由两部分组成： ①右移寄存器——由触发器组成； ②取样电路——由4个与门组成。 * * CLK脉冲与取样信号的时间关系如图，为保证电 路正确工作，取样信号必须与CLK上升沿错开，而 且取样脉冲频率是时钟脉冲频率的1/4。 即： * 工作原理： 每来4个CLK，数据逐位串入，在下一个CLK 到来之前，发出一个取样信号，以达到串入、并 出目的。 * 3. 74LS194——四位双向移位寄存器 1）框图 * 2）工作方式控制 * 3）功能 这是一种功能较齐全的移位寄存器，具有清零、 左移、右移、并行加载、保持五种功能。 保持—— 并行加载—— * 4）用74194实现左移、右移及并行加载。 右移串出 * 左移串出 * * 5）74194扩展应用（4位—8位） * 三、移位寄存器型计数器 环形计数器（m=n） * 例：用74194构成M=3的计数器。 * 6.4.2 计数器 一、计数器的特点和分类 1. 特点——用来记忆脉冲的个数 2. 分类 按计数脉冲 输入方式分 同步计数器——各F-F受同一时钟脉冲控 制，状态的更新是同步的。 异步计数器——有的F-F直接受输入计数 脉冲控制，有的将其他 F-F的输出CLK，状态的 更新有先后。 * 按计数的增减趋势分 加计数 减计数 可逆计数 按模数M分类 二进制计数器（M=2） 十进制计数器（M=10） M进制计数器（任意进制） 按集成度分 小规模集成计数器 中规模集成计数器 * 二、同步计数器 1. 同步二进制加计数器 同步计数器的特点： 输入CLK接各触发器的时钟脉冲输入端，各触发器 翻转同时进行，且与CLK同步，技术速度较快。 * * * * * 7）功能分析 ☆该电路为串行加法器电路 A——被加数， B——加数 Y——加法和， Q——进位 ☆波形图表示了两个八位二进制数相加得到 和数的过程。 A B Y* 6.3 时序逻辑电路的设计方法 * 一、设计步骤 1. 设定状态 从逻辑功能要求出发，确定输入、输出变量 以及电路的状态数。通常取原因（或条件）为 输入变量，结果为输出变量。 2. 画状态图 这一步是关键。对每一个需要记忆的输入 信息用一个状态来表示，以确定所涉及电路 需多少个状态。此时状态用S0、S1、….来表示。 * 3. 状态化简 消去原始状态中的多余状态以得到最简状态图。 4. 状态编码 给化简后的状态图中的每一个状态赋以二进制码。 二进制码的位数 n等于触发器的个数，它与电路的 状态数m之间应满足： * 5. 选触发器类型 6. 求输出方程、状态方程、驱动方程 7. 画电路图 8. 检查自启动能力 * 二、设计举例 ☆Moore型同步时序电路设计 例1 试设计一个自然态序、带进位输出端的同步 五进制计数器。 解： 1）设定状态，作原始状态图 * 2）状态编码 ∵M=5， ∴取触发器位数 n=3 * 3）编码后状态图 4）选触发器类型 选用3个下降沿触发的JK触发器 * 电路次态/输出（ ）卡诺图 5）求输出方程、状态方程、驱动方程 方法一： * 卡诺图的分解 * 由卡诺图得状态方程和输出方程： 将状态方程变换为JK触发器特性方程 的标准形式，就可以找出驱动方程： * 由此可得驱动方程： * 方法二： * * * 输出方程： 驱动方程： 由特性方程 得状态方程：检查所设计电路是否具有自启动能力 *