微机原理朱金钧版详解(gx).ppt

端口地址：系统给每个端口分配的地址。 8位I/O端口的寻址线：地址总线的低16位。 数目：最多有64 KB。 连接：数据总线的高8位或低8位。 两个编号相邻的8位端口可以组合成一个16位的端口。 为便于数据总线的负载相平衡，接在高8位和低8位上的 设备数目最好相等。 8086的I/O端口 * 堆栈：存储器中的一个特殊数据区。 功能：按“后进先出”的原则用来存放需要暂时保存的数据。 容量：最大64KB，其位置可以在1MB空间内浮动。 栈底在高地址端，栈顶在低地址端，地址由高向低变化。 存储单元的地址=(SS)×10H＋(SP) 8086系统中的堆栈 存放堆栈基地址，表明堆栈所在的逻辑段。 存放栈顶地址，始终指向最后推入堆栈的数据所在的单元。 * 压栈：把数据推入堆栈。 (SP)-2送SP，再与SS形成物理地址，将数据存入相应单元。 弹栈：从堆栈取数据。 从当前SS和SP形成的物理地址上取出数据，再将(SP)+2送SP。 堆栈操作：以字为单位，数据必须按规则字存放。 低字节在偶地址单元，高字节在奇地址单元。 按“后进先出”的规则进行SP的修改自动进行。 8086系统中的堆栈 * 例题 若已知当前SS＝1050H，SP＝0008H，AX＝1234H， 则8086系统中堆栈的入栈和出栈操作如下图所示。 12 AA … 10500H 10501H 10502H 10503H 10504H 10505H 10506H 10507H 10508H 栈底 BB 10509H 段基址(SS) AX 34 12 12 34 34 PUSH AX 1050AH BB AA AA BB 12 34 BX 34 POP BX POP AX 12 栈顶 SP * 8086的主要总线操作 总线操作与时序 系统复位 启动操作 总线读/写操作 总线保持操作或总线请求/允许操作 中断响应操作 暂停操作 空操作 CPU的操作时序是指CPU在操作进行过程中各个环节在时间上的先后顺序。 * 至少包含传送地址和传送数据两个过程。 T1——CPU输出地址； T2～T4——数据传送。 时序图：描述某一操作过程中，芯片/总线上有关引脚 信号随时间发生变化的关系图。 一个总线周期 * 条件：检测到RESET引脚上为上升沿。 复位逻辑电路：用CLK来与外部RESET同步，内部RESET 信号要在时钟的上升沿到来时才有效。  ①外部RESET变为高电平 ②CLK上升沿，内部RESET有效 ③总线复位 ④总线悬浮，直到复位结束 系统的复位操作 * 地址线为高阻态，直到RESET变为低电平，开始从FFFF0H单元取指令； ALE、HLDA为低电平（无效）； 其它控制信号先变成高电平，然后呈高阻态。 复位时总线状态 * 一个总线周期 T1 T3 T2 T4 CLK A19/S6～A16/S3 BHE/S7 AD15～AD0 ALE M/IO RD DT/R DEN 地址，BHE 状态输出 地址输出 数据输入 低电平读IO，高电平读存储器 1. 总线读操作 最小模式下的总线时序 * 一个总线周期 T1 T3 T2 T4 CLK A19/S6～A16/S3 BHE/S7 AD15～AD0 ALE M/IO WR DT/R DEN 地址，BHE 状态输出 地址输出 低电平写IO，高电平写存储器 数据输出 2.总线写操作 * 总线写操作时序与总线读操作时序基本相似，不同点有： (1) CPU不是输出 信号，而是输出 信号。 (2) 整个总线周期为高电平，表示本总线周期为写周期，在接有数据总线收发器的系统中，用来控制数据传输方向。 (3) AD15～AD0在T2到T4状态输出数据，输出地址与输出数据为同一方向，无需像读周期那样要高阻态作缓冲，故T2状态无高阻态。 总线读与写操作不同点： * 3.中断响应操作 响应条件：CPU的INTR引脚高电平，IF=1。  CPU发出ALE信号，作为地址锁存信号 第一个总线周期 第二个总线周期 空闲状态（8088无） 低电平，通知外设CPU已接受其中断请求，同时使数据总线、地址总线浮空 被响应的外设向数据总线发送一个字节的中断类型号，CPU读入后查中断向量表，找到中断服务程序入口地址，转去执行中断服务程序。 * DMA传送结束，HOLD信号变低 4．总线保持与响应  CLK HOLD 地址及数据 总线 HLDA T 1 或 T 4 的下降沿 1 ~ 2 个时钟 2 个时钟 悬浮状态 发出请求信号HOLD 输出HLDA 下一个时钟的下降沿使HLDA信号变为无效 从下一个时钟开始，8086 CPU让出总线控制权。 总线处于悬浮状态。 结束