多功能数字钟的设计.docxVIP

课 程 设 计 报 告 书 专 用 纸 1 引言 数字钟是用数字集成电路或专用芯片做成的计时器，一般采用液晶显示器或发光二极管直接显示“时”、“分”、“秒”，具有直观性。另外，它还具有校时，整点报时，按作息时间报时等功能，所以得到了广泛的应用。在控制系统中，也常用作定时控制的时钟源。 2 多功能数字钟的设计 2.1设计目的 设计制作一台数码管显示的数字钟 2.2设计要求 1时钟功能。具有直接显示“时”、“分”、“秒”的功能。 2具有能自动校准时、分的功能。 3能自动整点报时。 2.3电路总体框图设计 译码驱动译码驱动译码驱动译码驱动译码驱动译码驱动时十位分十位分个位秒十位秒个位时个位时24 译码驱动 译码驱动 译码驱动 译码驱动 译码驱动 译码驱动 时十位 分十位 分个位 秒十位 秒个位 时个位 时 24进制计数器 分 60进制计数器 秒 60进制计数器 秒脉冲 分脉冲 时脉冲 校时电路 图1 数字钟的结构框图 如图1，是数字时钟电路的基本结构框图，数字钟一般由振荡器、分频器、计数器、译码器、显示器校时电路、报时电路等组成。它的计时周期为24小时，显示满刻度为23时59分59秒。其工作原理简述如下：秒脉冲发生器产生频率稳定度很高的秒脉冲，秒脉冲被送到一个六十进制秒计数器计数，将计数结果送至秒个位和十位译码器译码，译码结果分别由两只七段半导体数码管以十进制数的形式显示出来。当秒六十进制数累计到第59秒时，若再来一个秒脉冲，秒计数器的进位输出就产生进位脉冲（分计数脉冲），同时，秒计数器的十位和个位都复位到零。分计数脉冲又被送到分六十进制计数器计数，经译码电路译码后数码管显示相应的分数。当计满59分59秒时，若再来一个秒脉冲，则分计数器便向时计数器送出十计数脉冲，同时，分、秒计数器复位到零。时计数器是一个24进制的计数器，所以，当计数器显示23时59分59秒时，若再来一个秒脉冲，则时、分、秒计数器都应回到零，表示已达到午夜零点。当计数的起始时间与标准时间不一致时，校时电路就起到作用。 2.4振荡器及分频器 振荡器是计时器的核心，振荡器的稳定度和频率的精度决定了计时器的精确度，所以通常用石英晶体来构成振荡器。一般来说，振荡器的频率越高，计时的精度也就越高。但耗电量将增大。在精度要求不高时，可采用555定时器与定时 图2 石英晶体振荡器 原件RC组成多谐振荡器。此处采用石英晶体振荡器。晶体振荡器电路为数字时钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。而该信号还不能作为数字钟的输入信号，必须将它变为周期为1s的脉冲信号。分频器电路就是将32768Hz的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器计数。如图三所示，分频器实际上也是计数器。 图3：分频器 图2中1门、2门是反相器，1门用于振荡，2门用于缓冲整形，Rf 为反馈电阻，反馈电阻的作用是为反相器提供偏置，时期工作在放大状态。反馈电阻Rf的值选取太大，会使放大器偏置不稳甚至不能正常工作；Rf值太小又会使反馈网络负担加重。图二中，C1是频率微调电容，一般取5~35pF。C2是温度特性校正电容，一般取20~40pF。电容C1、C2与晶体共同构成π形网络，以控制振荡频率，并使输入输出移相180°。 石英晶体振荡器的振荡频率稳定，输出波形近似于正弦波，可用反相器整形而得到矩形脉冲输出。 2.5数字钟的计数器 将计数器做适当的连接，就能实现秒、分、时计时功能。 74LS161是四位二进制加法计数器中规模集成电路。当计数脉冲输入端CP（引脚2）上加入计数脉冲时，计数器输出端QDQCQBQA上的电平变化情况如表一所示。从表一中可以看出，此时的各输出端以二进制的方式进位。由于它由四位组成，因而可以有24种状态。所以当输入第16个脉冲时，计数器的输出状态恰好循环一次（从0000回到0000）。可见，四位二进制加法计数器同时又是十六进制计数器，它可以累计15个数（或15个脉冲）。 图4 四位二进制加法计数器 表一：四位二进制计数器状态表 输入计数脉冲顺序 计数器输出状态 对应十进制数 输入计数脉冲顺序 计数器输出状态 对应十进制数 QD QC QB QA QD QC QB QA 0 0 0 0 0 0 8 1 0 0 0 8 1 0 0 0 1 1 9 1 0 0 1 9 2 0 0 1 0 2 10 1 0 1 0 10 3 0 0 1 1 3 11 1 0 1 1 11 4 0 1 0 0 4 12 1 1 0 0 12 5 0 1 0 1 5 13 1 1 0 1 13 6 0 1 1 0 6 14 1 1 1 0 14 7 0 1 1 1 7 15 1 1 1 1 15 如果要将计数结果清除，只要在清零端（RD’）加入一