常用组合逻辑电路与MSI组合电路模块应用.ppt

本节小结 　　只读存储器在存入数据以后，不能用简单的方法更改，即在工作时它的存储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能保持，常用于存放固定的信息。 　　ROM由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算。因此，ROM实际上是由与门阵列和或门阵列构成的组合电路，利用ROM可以实现任何组合逻辑函数。 　　利用ROM实现组合函数的步骤：（1）列出函数的真值表或写出函数的最小项表达式。（2）选择合适的ROM，画出函数的阵列图。 ２.9 可编程逻辑器件（PLD） 2.9.1 PLD的基本结构 2.9.2 PLD的分类 2.9.3 PLA应用 退出 2.9.1 PLD的基本结构 PLD的基本结构 门电路的简化画法 2.9.1 PLD分类 2.9. PLA的应用 用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式 例 用PLD实现下列函数 各函数已是最简 本节小结 PLD的主体是由与门和或门构成的与阵列和或阵列，因此，可利用PLD来实现任何组合逻辑函数，GAL还可用于实现时序逻辑电路。 用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式。用PLA实现逻辑函数时，首先需将函数化为最简与或式，然后画出PLA的阵列图。 * * * * * * 用数据选择器实现函数： 例 ①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ③求Di D0=D D2=1 D6=1 D4=D D1=D D3=0 D7=0 D5=1 ④画连线图 本节小结 　数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。 　数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 　用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→求Di→画连线图。 用具有N个地址输入端的数据选择器可实现M变量的组合逻辑函数（M＞N） 数据选择器虽然实现组合逻辑函数十分方便，但它仅对实现单输出的逻辑函数方便，而对于多输出函数，每个输出就需至少一块 数据选择器组件。 用N变量二进制译码器加上输出门，就能获得任何形式的输入变量不大于N的组合逻辑函数，尤其对于多输出函数，比采用数据选择器方便且省器件。 若某一逻辑函数的输出恰好等于输入代码所表示的数加上另一常数或另一组输入代码时，则用全加器实现十分方便。 3.6 数据分配器 3.6.1 1路-4路数据分配器 3.6.2 集成数据分配器及其应用 退出 3.6 数据分配器 数据分配器的逻辑功能是将一个输入信号,根据选择信号的不同取值,传送至多个输出数据通道中的某一个。数据分配器又称为多路分配器。一个数据分配器有一个数据输入端,n个选择输入端,2n个数据输出端。 2.7.1 1路-4路数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 逻辑图 一路--四路数据分配器框图 3.6.２ 集成数据分配器及其应用 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 由74LS138构成的1路-8路数据分配器 数据输入端 G1=1 G2A=0 地址输入端 数据分配器的应用 数据分配器和数据选择器一起构成数据分时传送系统 本节小结 　数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 　数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。 　数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。 ２.8 只读存储器（ROM） 2.8.1 ROM的结构及工作原理 2.8.2 ROM的应用 2.8.3 ROM容量扩展 退出 ROM的分类 掩膜ROM：不能改写。 PROM：只能改写一次。 EPROM：可以改写多次。 存储器的分类 RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。 ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。 2.8.1 ROM的结构及工作原理 1