电工电子学第13章门电路与组合逻辑电路.pptVIP

下载本文档

1
0
约1.09万字
约 85页
2019-12-14 发布于广东
举报
版权申诉

电工电子学第13章门电路与组合逻辑电路.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

例：设计一个可控制的门电路，要求：当控制端 E=0时，输出端 Y=AB；当E=1时，输出端 Y=A+B 控制端 E A B Y 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 真值表输入输出 E AB 00 01 11 10 0 1 1 2 7 5 3 4 6 0 0 1 1 1 0 0 1 0 Y=EB+EA+AB E A B Y 1 作业 13.4.16、13.4.20、13.4.23、13.4.25 （1）半加器：半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。真值表 ∑ co A B C S 逻辑符号 13.5 加法器真值表逻辑图 =1 A B S C ? ? （2）全加器： an:加数；bn:被加数；cn-1:低位的进位；sn:本位和；cn:进位。相加过程中，既考虑加数、被加数又考虑低位的进位位。 an bn cn-1 sn cn ∑ CI CO 逻辑符号半加和：逻辑图半加器半加器 ? 1 an bn Cn-1 sn cn Scn-1 s c s c 试用74LS183构成一个三位二进制数相加的电路 S0 S1 S2 C3 A2 B2 A1 B1 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 S3 A0 B0 74LS183是加法器集成电路组件，含有两个独立的全加器。 13.6 编码器编码:赋予选定的一组二进制代码以固定的含义 n位二进制代码有2n种不同的组合，可以表示2n个信号。设输入I0? I3，用与非门设计二制编码器。 I0 I1 I2 I3 Y1 Y0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 输入 I0 I1 I2 I3 0000 0001 0010 0011 0110 0111 1000 1001 1010 1011 1101 1110 1111 0101 1100 0100 0 1 2 3 6 7 8 5 4 9 二进制数 8421码 BCD码：0~9十个数码用四位二进制数表示主要有： 8421码二－十进制编码器用与非门设计二－十进制编码器真值表编码器 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? +5V R?10 Y3 Y2 Y1 Y0 0 1 2 3 4 5 6 7 8 9 0 1 1 1 13.7 译码器译码是编码的逆过程，将某组二进制组合翻译成电路的某种状态。（1）二进制译码器（n---2n线译码器）译码器的输入：一组二进制代码译码器的输出：只有一个有效信号的一组高低电平 A2 A1 A0 Y0 Y2 Y5 Y4 Y1 Y3 Y6 Y7 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 Y0 = A2A1A0 Y1 A2A1A0 = Y2 = A2A1A0 Y7 = A2A1A0 S3 S1 S2 + 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 ? 1 0 ? ? ? ? ? ? ? 1 1 1 1 1 1 1 1 1