原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* * * * FPGA/CPLD应用技术 温国忠 、余菲、曾启明 晏凯、刘俐 全局信号处理方法 温国忠 副教授 电子邮件：buddy@szpt.edu.cn 电话 主要内容： 全局信号的处理原则 1 几种要避免的情况 2 全局信号的处理原则 1. 时钟信号 2. 复位信号 3. 置位信号 D PRE CLK CLR 全局信号处理原则:时钟信号、复位信号、置位信号不允许存在毛刺，复位信号、置位信号不允许同时有效 几种要避免的情况： 时钟信号、复位信号和置位信号为组合逻辑输出； 使用自我清除、自我置位和自我钟控的寄存器； 时钟信号、复位信号和置位信号由外部输入，输入时有毛刺； * 时钟信号、复位信号和置位信号为组合逻辑输出 情况1：避免使用门控时钟 触发器的时钟是由clk和sel相与后的输出，由于clk和sel不是严格同步的，则有可能在触发器的时钟脚产生毛刺，而在FPGA中，触发器对时钟端的毛刺是敏感的，这可能导致触发器的误动作 * 时钟信号、复位信号和置位信号为组合逻辑输出 情况2：避免使用多级时钟或多时钟网络 这是一个典型的含有冒险现象的多时钟的例子，多路选择器是clk和clk的2分频，时钟是有sel控制的多路选择器输出的，在这两个时钟均为1时，当sel线的状态改变时，存在竞争冒险现象 * * * *
文档评论（0）