EITP理论考试题库.doc

一、 基础知识 1、 （7FF） ]6= （0111 1111 1111） 2 2、 若二输入与门L1、二输入或门L2的一个输入端接地，另一端接高电平，则与门的输出L1、或门的 输岀L2分别为Ll=0＞ L2=l. 3、 1000 1101 B 的补码为 1111 0011 B 4、 C语言屮最简单的数据包括（整型、实型、字符型） 5、 C语言提供的合法的数据类型关键字是（char） 6、 一维数组的是（chara[]={0丄2,3,4,5}） 7、 己知1只共阴极LED显示器，其中a笔段为字形代码的最低位，若需显示数字1,则它的字形代码 应为（F9H） 8、 在8段LED显示中，下面哪一种方式最省电（动态扫描方式） 9、 VHDL属于（普通硬件）描述语言 10、 在C语言的基础上演变而来的硕件描述语言是（Verilog） 11＞基于硬件描述语言HDL的数字系统设计II前最常用的设计法称为（自顶向下）设计法。 12、 在EDA工具屮，能完成在目标系统器件上布局布线软件称为（下载器） 13、 端口复用时，?其数据、地址顺序是（先送地址再送数据） 14、 使用1SE软件实现原理图设计输入，应采用（图形编辑）方式 15、 使用ISE工具软件实现文本设计输入，应采用（文本编辑）方式 16、 使用ISE工具软件建立仿真文件，应采用（波形编辑）方式 17、 在ISE软件小，完成编译表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编译 文件汇编等操作，并检杳设计文件是否正确的过程称为（综合） 18、 在1SE集成环境下为图形文件产生一个元件符号的主要用途是（被高层次电路设计调用） 19、 基于EDA软件的FPGA/CPLD设计流程：（原理图、HDL文本输入一功能仿真一综合一适配一编 程下载一硬件测试） 20、 一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整VHDL程序称为（设计实体） 21、 在87版VHDL标识符命名规则屮，以（字母）开头的标识符是正确的。 22、 在VHDL中，（变量）不能将信息带出对它定义的当前设计单元。 23、 VHDL中条件信号赋值语句WHEN.ELSE属于（并行）语句。 24、 对于信号和变量的说法：（信号在整个结构体内的任何地方祁能适用）。 25、 边界打描测试技术主要解决（数字系统）的测试问题。 二、 概念知识 1、 IP核在EDA技术和开发中具疗卜分重要的地位；提供川VHDL等破件描述语言描述的功能块，但 不涉及现实改功能块的具体电路的IP核为软核。 2、 IP核在EDA技术和开发中具有十分重要的地位，IP是指知识产权。 3、 CPLD的可编程是主要基于与或阵列可编程结构。 4、 以下対于进程PROCESS进程语句本身是并列语句。 5、 XC3S100e_4VQ100 中的 VQ100 指封装。 6、 Xilinx公司的LUT指查找表。 7、 锁存器具有电平有效特性。 8、 寄存器具有触发沿有效特性。 9、 VHDL 软件包是一个集中过程（procedure）＞ 函数（function）、常数（constant）＞ 元件（component） 等有关部件为进一步重新使用的机构。 1（）、Spartan6系列的器件组成SliceM的LUT除了实现逻辑函数和存储器外,述能实现移位寄存器功能。 11、 Spartan6系列的器件组成SliceM的LUT除了实现逻辑函数和存储器外，还能实现1个32位移位 寄存器和2个16为移位寄存器功能。 12、 Spartan6系列的器件组成SliceM的数量占Silce总数的百分比为25%。 13、 Spartan6系列的器件纽成SliceM的LUT可以实现逻辑+算术运算+存储器+移位寄存器功能。 14、 VHDL是在1983年正式推出的。 15、 Verilog HDL是在1987年正式推出的。 16、 Spartan6系列的器件的SliceM和Slice除LUT和触发器FF Z外，还包含高速进位链路电路。 17、 Spartan6系列的器件的Slice屮每个LUT有两个触发器FF可SPI适合流水应用。 18、 Spartan6系列的器件纽成SliceX的数量占Slice总数的百分比50%。 19、 Spartan6系列的器件组成SliceX的LUT可以实现逻辑等功能。 20、 Spartan6系列的器件的SliceL和SliceM中包含为算术运算的2选1多路开关和界或门电路。 三、能力提高 1、利用模数转换器(ADC)可以设计键盘检测功能电路，采用行列式结构，按键安装在行和列的交点 量化等级区间:将0V?Vcc电压进行0-1023等级量化;S1 (1023)、S2 (960) S3 (896) S4 (832)、 S5 (768)、 S6 (704