单片机原理及应用1_第2章　51系列单片机的硬件结构.pptVIP

1. P0口的结构 2Z10.TIF 2.地址/数据分时复用功能 在寻址外部程序存储器时，P0口分时作为双向8位数据口和低8位地址输出复用口，此时控制信号为高电平，即“1”。多路转换开关的位置如图2-11所示。 当地址/数据为“1”时，反相器4输出“0”，V1截止，与门3输出“1”，V2导通，P0.x引脚为高电平“1”；当地址/数据为“0”时，反相器4输出“1”，V1导通，与门3输出“0”， V2截止，P0.x引脚为低电平“0”。这样就实现了地址/数据信号驱动输出。数据输入时，“读引脚”控制信号置“1”，使引脚上的信号经输入缓冲器1直接进入内部总线。 3.通用I/O接口功能 1)在输出数据时，由于V2截止，输出级是漏极开路输出，要使输出引脚为正常输出的高电平，必须外接上拉电阻。2)P0口作为通用I/O接口使用时是准双向口。3)P0作为地址/数据分时复用使用时连接外部存储器，由于访问外部存储器期间，CPU会自动向P0口的锁存器写入0FFH，对用户而言，P0口此时才是真正意义上的三态双向口。 3.通用I/O接口功能 图2-11　P0口作为地址/数据分时复用使用时的逻辑关系示意图 3.通用I/O接口功能 图2-12　P0口作为通用I/O接口使用时的逻辑关系示意图 2.4.2　P1口 2Z13.TIF 2.4.3　P2口 2Z14.TIF 2.4.4　P3口 2Z15.TIF 2.5　时钟电路与时序 51系列单片机的时钟信号产生通常有两种方式：内部时钟方式和外部时钟方式。 采用内部时钟方式时，如图2-16所示。单片机内部有一个用于构成振荡器的高增益反相放大器，引脚XTAL1为输入端，XTAL2为输出端。两个引脚间跨接晶体振荡器与微调电容组成并联谐振回路，构成一个自激振荡器为内部时钟电路提供振荡时钟。 2.1　内部总体结构 1)一个CPU，一个片内振荡器及时钟电路。2)4KB程序存储器，128B数据存储器。3)21个特殊功能寄存器。4)32条可编程的I/O线(4个8位并行I/O接口)。5)可寻址64KB外部数据存储器和64KB外部程序存储器的控制电路。6)两个16位定时器/计数器。7)5个中断源，两个优先级嵌套中断结构。8)一个可编程全双工串行接口。9)一个具有位寻址功能、适于逻辑运算的位处理机。1.中央处理器2.位处理器 2.1　内部总体结构 3.内部数据存储器4.内部程序存储器5.定时器/计数器6.并行I/O口7.串行口8.中断控制系统9.时钟电路10.总线 2.1　内部总体结构 2Z1.TIF 1.中央处理器 2Z2.TIF 1.中央处理器 图2-3　控制电路的基本结构 10.总线 图2-4　51系列单片机的内部整体结构原理图 2.2　引脚的定义与功能 1.主电源引脚2.外接晶体振荡器引脚3.控制线4.输入/输出口 1.主电源引脚 VCC(40脚)：单片机供电电源引脚，一般接+5V电源正端； VSS(20脚)：单片机供电电源引脚，一般接+5V电源地端。 2.外接晶体振荡器引脚 图2-5　51系列单片机引脚功能及总线结构a)按引脚顺序排列的引脚图　b)按总线功能分类排列的引脚图 3.控制线 (1)RST/VPD(9脚)　复位/备用电源线。(2)ALE/(30脚)　地址锁存允许/编程线。(3)(29脚)　片外程序存储器读选通信号输出端，低电平有效。(4)/VPP(31脚)　片外程序存储器选用端，低电平有效。 4.输入/输出口 (1)P0口(39～32脚)　输入/输出线P0.0～P0.7统称为P0口。(2)P1口(1～8脚)　输入/输出线P1.0～P1.7统称为P1口。(3)P2口(21～28脚)　输入/输出线P2.0～P2.7统称为P2口。(4)P3口(10～17脚)　输入/输出线P3.0～P3.7统称为P3口。 (4)P3口(10～17脚)　输入/输出线P3.0～P3.7统称为P3口。 1)按照功能来区分单片机的引脚，可以分为地址总线、数据总线、控制总线和用户定义输入/输出线(用户I/O)。2)P0口、ALE信号和8位锁存器配合使用，可以实现地址/数据总线的复用，减少了单片机的引脚数目。3)当片内程序存储器不够使用时，提供了片外程序存储器的扩展方法。4)当片内数据存储器不够使用时，提供了片外数据存储器的扩展方法。5)采用标准I/O口线定义第二功能的方式，减少了单片机的引脚数目。6)电源引脚、外接晶体振荡器引脚、复位引脚和/VPP引脚是保证单片机正常工作必须处理的引脚。 (4)P3口(10～17脚)　输入/输出线P3.0～P3.7统称为P3口。 表2-1　P3口的第二功能表 2.3　存储器的配置 图2-7　51系列单片机存储器结构 2.3　存储器的配置 表2-2