34利用拨码开关控制数码管进行十六进制数字显示说明书.docxVIP

34利用拨码开关控制数码管进行十六进制数字显示说明书.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
中北大学 课程设计说明书 学生姓名: 胡修勇 学 号: 1106024234 学 院 : 仪器与电子学院 专 业 : 微电子科学与工程 题 目 : 利用拨码开关控制数码管进行十六进制数字 显示 指导教师: 李圣昆 职称 : 讲师 2014年6月22日 目录 1. 课程设计目的?????????????????????? 1 2.课程设计内容和要求??????????????????? 1 3.设计方案及其实现???????????????????? 1 3.1 设计思路 ?????????????????????????? 1 3.2 工作原理及原理图 ?????????????????????? 1 3.3 模块功能描述 ???????????????????????? 2 3.4 仿真结果 ?????????????????????????? 3 3.5 实验箱验证情况 ??????????????????????? 4 4.课程设计总结?????????????????????? 8 5.参考文献???????????????????????? 8 1.课程设计目的 1)学习操作数字电路设计实验开发系统, 掌握液晶显示器的工作原理及应用。 2)掌握组合逻辑电路、时序逻辑电路的设计方法。 3)学习掌握可编程器件设计的全过程。 2.课程设计内容和要求 1.学习掌握拨码开关控制模块、数码管的工作原理及应用; 熟练掌握 VHDL编程语言,编写拨码开关控制模块的控制逻辑; 仿真所编写的程序,模拟验证所编写的模块功能; 下载程序到芯片中,硬件验证所设置的功能,能够实现十六进制数字的显示; 整理设计内容,编写设计说明书。 3.设计方案及其实现 3.1 设计思路 由于七段数码管 (外加小数点) 是共阴极的, 可以用七个电平驱动数码管的显示。通过对不同管脚的点亮,使数码管显示 16 进制的每个数字。可以用四个拨码开关组合成 4 位二进制对应 BCD码以表示 16 进制。当四位 BCD码变化时,在输出端输出相应的高低电平以驱动七段数码管的显示。 3.2 工作原理及原理图 七段共阴极数码管由数码管由 abcdefg 七段组成,分别对不同的引脚写高电平可以点亮。在输入端输入相应的 bcd 码,在输出端就会产生相应的电平以驱动数码管的显示。由于只需要 16 个数的显示。那么拨码开关只需用四个就可以实现 16 个数字的表示。工作原理图如下: 1 七段数码管如下图所示: 由图知,如果要显示数字“ 0”,只需点亮 abcdef 段, 对应的输出端电平为 1111110. 要显示数字“ 1”,只需点亮 bc 段, 对应的输出端电平为 0110000?如果 要显示字母“ A”,只需点亮 abcefg 段, 对应的输出端电平为 1110111. 如果要显示字母“ b”,只需点亮 cdefg 段, 对应的输出端电平为 0011111. 同理可以显示其他数字和字母。 3.3 模块功能描述 根据输出功能的要求,写出如下 vhdl 代码已实现所需的功能。 library ieee; use ieee.std_logic_1164.all; 2 use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity bomakaiguan is port(indata:in std_logic_vector(3 downto 0); output:out std_logic_vector(6 downto 0)); end entity; architecture action of bomakaiguan is signal Y:std_logic_vector(6 downto 0); begin process(indata) begin case indata is when0000=Y=1111110; --abcdefg when0001=Y=0110000; --4321 when0010=Y=1101101; when0011=Y=1111001; when0100=Y=0110011; when0101=Y=1011011; when0110=Y=1011111; when0111=Y=1110000; when1000=Y=1111111; when1001=Y=1111011; when1010=Y=1110111; when1011=Y=0011111; when1100=Y=1001110; when1101=Y=0111101; when1110=Y=1001111; when1111=Y=1000111; when others=Y=0001000; en

文档评论(0)

明若晓溪 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档