电子技术课程设计数字频率计4.docVIP

下载可编辑 下载可编辑 .专业.整理. .专业.整理. 目 录 课程设计（论文）任务书…………………………………..……….………………..…………………Ⅰ 课程设计（论文）成绩评定表………………………………………………………………………….. = 3 \* ROMAN III 中文摘要……………..…………………………………………..……….….……………………………... = 4 \* ROMAN IV TOC \o 1-3 \h \z \u 1 设计任务描述 1 1.1 设计题目：数字频率计 1 1.2 设计要求 1 1.2.1 设计目的 1 1.2.2 基本要求 1 1.2.3 发挥部分 1 2 设计思路 2 3 设计方框图 3 4 各部分电路设计及参数计算 4 4.1 时基电路 4 4.2 分频电路 4 4.3闸门电路 5 4.4 整形电路 6 4.4.1 555施密特触发器 6 4.4.2 相关计算 7 4.5 逻辑控制电路 8 4.5.1 延时电路 8 4.5.2 相关计算 8 4.6计数、锁存、译码、显示电路 9 4.6.1计数器 9 4.6.2 锁存器 9 4.6.3 译码显示电路 10 4.6.4 频率的计算公式 11 5 工作过程分析 11 6 元器件清单 12 7 主要元器件介绍 13 7.1 555定时器 13 7.2 74LS90计数器 14 7.3 74LS273锁存器 15 7.4 七段显示译码器74LS48 15 7.5 LED显示器 17 小 结 19 致 谢 20 参考文献 21 附 录 A1 逻辑电路图 22 附 录 A2 实际接线图 23 .专业.整理. .专业.整理. 1 设计任务描述 1.1 设计题目：数字频率计 1.2 设计要求 1.2.1 设计目的 (1) 掌握数字频率计的构成,原理与设计方法； (2) 熟悉集成电路的使用方法。 1.2.2 基本要求 (1) 要求被测信号为方波,峰值为3V到5V(和TTL兼容),被测信号频率范围为0HZ到9999HZ； (2) 设计石英晶体振荡器及分频系统,闸门时间:10ms,0.1s,1s,10s； (3) 可控制的计数,锁存,译码显示系统。 1.2.3 发挥部分 (1) 被测信号为三角波信号； (2) 被测信号为正弦波信号。 2 设计思路 数字频率计是用数字显示被测信号频率的仪器，我的设计思路是将数字频率计的电路分为四大部分即：时基电路、分频电路、闸门电路、逻辑控制电路以及可控制的计数、锁存、译码、显示电路. 时基电路：作用是产生一个标准时间信号。我用石英晶体振荡器来实现。 分频电路：可以用74LS90将标准信号进行分频，从而获得的时基时间分别为10ms,0.1s,1s,10s。时基时间越长，得到的频率值就越准确，也就是说其量程越小。在我们将频率信号测定完之后，下面就将是待测信号与所接的频率结合，这里要用到一个JK触发器，他的作用是使频率信号的上升、下降沿在同一时间段内等同，这样与带测信号通过与门连接来实现频率的显示。 闸门电路：它的目的是提供闸门开启的时间，该闸门可由一“与非”门充当。 逻辑控制电路：在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号，锁存信号和清零信号可由555单稳态触发器产生，它们的脉冲宽度由电路的时间常数决定。 计数、锁存、译码、显示电路：锁存器的作用是将计数器在T结束时所计得的数进行锁存，使显示器上能稳地显示此时计数器的值。所示将些时，T计数时间结束时，逻辑控制电路发出锁存信号，将些时计数器的值送译码显示器。鉴于以上所需实现的功能，对每一步的器件选择就有了大致的设想。非矩形波整形成矩形波，在这里，我想到了555定时器的一种派生产品，施密特触发器。这部分的器件有74LS90、74LS273、74LS48、七段显示器。 3 设计方框图 待测信号 待测信号 555单稳态触发器 锁码器 译码器 显示器 门控 分频器 石英晶体震荡器 逻辑控制电路 计数器 闸门电路 4 各部分电路设计及参数计算 4.1 时基电路 时基电路图 阻抗频率特性图 这是一个石英晶体震荡电路,由他对总电路输出频率,且输出波形为矩形波,它能产生较高的标准频率，经分频器后可获得各种时基脉冲，时基信号的选择用开关控制。 由阻抗频率响应可知,石英晶体的选频特性非常好,他有一个极为稳定的串联谐振频率fs,且等效品质因数Q值很高。 非门U30C的作用是将石英晶体振荡器产生的信号波转变成稳定的方波，产