EDA课程设计_多功能数字钟设计程序清单_数字系统设计与verilog_HDL(第四版)_王金明.docVIP

下载可编辑 .专业.整理. EDA课程设计 多功能数字钟设计程序清单 数字系统设计与verilog HDL(第四版) 王金明 /*引脚锁定基于DE2一70，芯片为 EP2C70F896，信号定义如下: Clk50m: 50MHz 时钟输， mode: 模式选择 0：计时模式 1：设置闹钟模式 mcheck: 手动调整时间 turn: 手动调整时间，在时 、分之间选择 change: 对选中的数据调整 led hourl，led_hour0，led_minul，led_minu0，led_secl,led sec0； alert: 闹钟输出 ld_alert: 是否设置了闹钟 ld_hour,id_min,ld_sec： 在调整时，指示选中了时，分还是秒*/ module clock(clk50m,mode,turn,change,mreset,led_hour1,led_hour0,led_minu1,led_minu0,led_sec1,led_sec0, alert,ld_alert,ld_check,ld_hour,ld_min,ld_sec); input clk50m; input mode; // key0键 input turn; //keyl键 input change; // key2 键