vhdl第讲盛建伦老师.pptxVIP

CD11 10AB00 0100 0100111100XX0011 1000XX习题参考答案1-24 (5) 盛建伦 jlsheng@qtech.edu.cn习题参考答案1-13 (2) (3) 1-15 (1) (2) 盛建伦 jlsheng@qtech.edu.cn第3章 硬件描述语言VHDL基础Very High speed Integrated Circuit Hardware Description Language VHDL（非常高速集成电路硬件描述语言）是由美国国防部支持的一项研究计划，于1983年创建，目的是以文字化方法描述电子电路与系统。1987年，VHDL成为IEEE标准，即IEEE1076标准，1993年修改为IEEE1164标准，1996年，IEEE又将电路合成的标准程序与规格加入到VHDL语言中，称为1076.3标准。之后，又有1076.4标准和1076.6标准。盛建伦 jlsheng@qtech.edu.cnVHDL程序设计基本结构 VHDL用语言的方式而非图形等方式描述硬件电路，容易修改，容易保存。特别适合于设计组合逻辑电路和状态机：译码器、编码器、加法器、多路选择器、地址译码器、…...盛建伦 jlsheng@qtech.edu.cnVHDL程序基本结构VHDL程序通常包含实体(Entity)，结构体(Architecture)，配置(Configuration)，包集合(Package)，和库(Library)五部分。其中实体用于描述所设计的系统的外部接口信号； 结构体用于描述系统内部的结构和行为；建立输入和输出之间的关系； 配置语句安装具体元件到实体—结构体对，可以被看作是设计的零件清单；包集合存放各个设计模块共享的数据类型、常数和子程序等；库是专门存放预编译程序包的地方。盛建伦 jlsheng@qtech.edu.cnVHDL主要用于描述设计系统的结构、行为、功能和接口。它将一个设计 （元件、电路、系统）分为：器件或子系统 ARCHITECTURE Process Process Sequential Process Combinational Process component Ports外部（ 可视部分、端口），内部（不可视部分、内部功能、算法）。Very High speed Integrated Circuit Hardware Description Language盛建伦 jlsheng@qtech.edu.cnVHDL入门需掌握的基本知识一、信号（signal）的含义和信号的两种最常用类型： std_logic 和 std_logic_vector二、四种常用语句的基本用法 赋值语句、if语句、case语句 和 process语句三、实体（entity）、结构体（architecture)以及 一个实体和一个结构体组成的设计实体。四、层次结构的设计 掌握元件（component）语句和端口映射（port map）语句。五、库（library）和程序包（package）的基本使用。有了以上入门知识，就能做一般的设计了。盛建伦 jlsheng@qtech.edu.cn 库（library）和程序包（package） 任何一种设计都要充分利用前人已有的成果，公用的资源要尽可能使用；自己已经设计好的资源也要尽量利用起来，程序包（ package ）和库(library)就是一些可以公用的资源，是设计实体的一个重要组成部分。作用：库（Library）用于存放预先编译好的程序包（Package）， 程序包中定义了数据集合体、逻辑操作和元件等。 主要是声明在设计或实体中将用到的常数，数据类型，元件及子程序等。盛建伦 jlsheng@qtech.edu.cn库（library） 库是用来放置可编译的设计单元的地方。 VHDL中的常用库有： STD库、WORK库、IEEE库和用户定义库。VHDL语言的库分为两种，一种是设计库，一种是资源库。 设计库对当前设计是可见的，默认的，无需用library子句和use子句说明的库。Std 和 work 这两个库是设计库。 盛建伦 jlsheng@qtech.edu.cn库（library）STD库 VHDL的标准库。库中存放有称为“standard”的标准包集合，其中定义了多种常用的数据类型，均不加说明可直接引用。IEEE库 常用的资源库。IEEE库包含经过IEEE正式认可的STD_LOGIC_1164包集合和某些公司提供的一些包集合，如STD_LOGIC_ARITH（算术运算库）、STD_LOGIC_UNSIGNED等。 WORK库 WORK库是现行作业库。设计者所描述的VHDL语句不需要任何说明，都将存放在WORK库中。WORK库对