2.1-典型16位微处理器.pptVIP

* c.中断请求和响应引脚 INTR（Interrupt Request） 可屏蔽中断请求，输入、高电平有效 有效时，表示请求设备向CPU申请可屏蔽中断 该请求的优先级别较低，并可通过关中断指令CLI清除标志寄存器中的IF标志、从而对中断请求进行屏蔽 * c.中断请求和响应引脚（续1） INTA*（Interrupt Acknowledge） 可屏蔽中断响应，输出、低电平有效 有效时，表示来自INTR引脚的中断请求已被CPU响应，CPU进入中断响应周期 中断响应周期是连续的两个，每个都发出有效响应信号，以便通知外设他们的中断请求已被响应、并令有关设备将中断向量号送到数据总线 * c.中断请求和响应引脚（续2） NMI（Non-Maskable Interrupt） 不可屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请不可屏蔽中断服务 主机与外设进行数据交换通常采用可屏蔽中断 不可屏蔽中断通常用于处理掉电等系统故障 * d. 总线请求和响应引脚 HOLD 总线保持（即总线请求），输入、高电平有效 有效时，表示总线请求设备向CPU申请占有总线 该信号从有效回到无效时，表示总线请求设备对总线的使用已经结束，通知CPU收回对总线的控制权 DMA控制器等主控设备通过HOLD申请 占用系统总线（通常由CPU控制） * d.总线请求和响应引脚（续1） HLDA（HOLD Acknowledge） 总线保持响应（即总线响应），输出、高电平有效 有效时，表示CPU已响应总线请求并已将总线释放 此时CPU的地址总线、数据总线及具有三态输出能力的控制总线将全面呈现高阻，使总线请求设备可以顺利接管总线 待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU重新获得总线控制权 * e. 其它引脚 RESET 复位请求，输入、高电平有效 该信号有效，将使CPU回到其初始状态；当他再度返回无效时，CPU将重新开始工作 8088复位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H * e. 其它引脚（续1） CLK（Clock） 时钟输入 系统通过该引脚给CPU提供内部定时信号。8088的标准工作时钟为5MHz IBM PC/XT机的8088采用了4.77MHz的时钟，其周期约为210ns * e. 其它引脚（续2） Vcc 电源输入，向CPU提供＋5V电源 GND 接地，向CPU提供参考地电平 MN/MX*（Minimum/Maximum） 组态选择 接高电平时，8088引脚工作在最小组态；反之，8088工作在最大组态 * e. 其它引脚（续3） TEST* 测试，输入、低电平有效 该引脚与WAIT指令配合使用 当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行 在使用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步 * 4. 8086/8088的存储器组织 （1） 内存物理地址的形成 （2） 逻辑地址与物理地址 （3） 内存单元内容的存放及表示 * 取指令、存取数时，都要访问内存，被访问内存单元的地址由CPU提供。 CPU送到AB上的20位的地址，就是物理地址。 8088：20根地址线，可寻址1MB，范围：00000H～0FFFFFH。 （1） 内存物理地址的形成 DS ES SS CS IP 数据暂存器 PSW标志 寄存器 执行部件控制电路 指令译码器 AX BX CX DX AH BH CH DH SI DI BP SP AL BL CL DL 寄存器组 指 令 队 列 总线 接口控制电路 运 算 器 地址加法器 AB * 物理地址 . . 60000H 60001H 60002H 60003H 60004H . . . 12H F0H 1BH 08H 存储器的操作完全基于物理地址。 问题： 8088的内部总线和内部寄存器均为16位，如何生成20位地址？ 解决：存储器分段 * a.存储器分段 高地址 低地址 段地址 段地址 段地址 段地址 最大64KB 段i-1 段i 段i+1 最小16B 16位二进制数可表示216=65536=64K个地址 范围：0000H ~ FFFFH * b.物理地址的形成 段地址:只取段起始地址高16位值，存放于段寄存器（CS、DS、ES、SS）； 偏移地址:段内某内存单元物理地址相对段起始地址的偏移值，通常来自于IP、SP、SI和DI中。 0 0 0 0 段地址（16位） 段首地址（20位） × × × ? ?