单片机应用技术第2章 MCS-51单片机硬件结构.ppt

《单片机应用技术》教学课件 第2章 MCS-51单片机的硬件结构 2.1 MCS-51单片机的结构和信号引脚 2.1.1 单片机内部结构框图 2.1.3 引脚及功能 40个引脚，双列直插式封装。 1.电源引脚（2个） 2.外接晶振引脚（2个） 3.输入/输出引脚（32个） 4.控制引脚（4个） P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 RST/VPD RXD/P3.0 TXD/P3.1 INT0/P3.2 INT1/P3.3 T0/P3.4 T1/P3.5 WR/P3.6 RD/P3.7 XTAL2 XTAL1 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 8031 8051 8751 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 21 22 23 24 VCC P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 EA/Vpp ALE/PROG PSEN P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 表2-1 P3口的第二功能 引 脚 名 称 功 能 P3.0 RXD 串行数据接收（串行数据输入端） P3.1 TXD 串行数据发送（串行数据输出端） P3.2 外部中断0申请（低电平有效） P3.3 外部中断1申请（低电平有效） P3.4 T0 定时器/计数器0计数输入 P3.5 T1 定时器/计数器1计数输入 P3.6 片外数据存储器写选通（低电平有效） P3.7 片外数据存储器读选通（低电平有效） 控制引脚（共4个）： (1) RST/VPD(9脚)：RST即为RESET，VPD为备用电源。该引脚为单片机的上电复位或掉电保护端。 当VCC发生故障，降低到低电平规定值或掉电时，备用电源可通过VPD引脚为内部RAM供电，以保证RAM中的数据不丢失。 (2) PSEN(29脚)：片外程序存储器读选通信号输出端，低电平有效。 （3）ALE/PROG（30）：地址锁存控制信号。 在访问片外程序存储器时，该引脚的输出信号ALE用于锁存P0口的低8位地址，以实现低位地址和数据的分时传送。此外由于ALE是以1/6的固定频率向外输出正脉冲信号，因此可作为外部时钟或外部定时脉冲使用。 对于片内含有EPROM的芯片，在编程期间，该引脚用作编程脉冲的输入端。 （4）EA /VPP（31）：访问程序存储器控制信号 EA=0，单片机只访问片外程序存储器。 EA=1，单片机访问内部程序存储器后，访问片外程序存储器。对于8031，EA=0。 对于片内含有EPROM的芯片，在编程期间，此引脚用作编程电源的输入端。 问题： 1. 片外ROM的读操作由哪个信号控制？ 2.片外RAM的读操作和写操作分别由哪两个信号控制？ 2.1.4 MCS-51单片机的并行口结构和功能 MCS-51单片机有4个8位双向并行I/O端口：P0、P1、P2、P3。每个I/O端口既可作为字节的输入/输出，也可按位使用。 地址/数据 控制 图2-4 P0口的1位结构图 VCC P0.X 锁存器 读锁存器 D 读引脚 写锁存器 内部总线 Q Q MUX T2 P0.X T1 CL 1 0 VCC P1.X 锁存器 读锁存器 D 读引脚 写锁存器 内部总线 Q Q T P1.X 内部上拉电阻 CL 图2-5 P1口的1位结构图 图2-6 P2口的1位结构图 MUX 地址 控制 内部总线 D Q 锁存器 CP Q 写入 读引脚 读锁存器 P2.x VCC 图2-7 P3口的1位结构图 VCC P3.X 锁存器 读锁存器 第二输出功能 D 读引脚 写锁存器 内部总线 Q Q T P3.X 内部上拉电阻 第二输入功能 CL 1.P0～P3都是并行I/O口，可用于数据的输入和输出。但P0口、P2口通常用来构造系统的数据总线和地址总线，口电路中有一个多路开关MUX进行两种用途的转换。而P1、P3口没有构造数据和地址总线的功能，因此电路中没有MUX。 2. P0口是真正的双向口，其余3个口是准双向口，因为，P0口作为系统的数据总线使用时，为了保证正确的数据传送，需要解决芯片内外的隔离问题。为此要求P0口的输出是一个三态门。P0口输出三态门由2个FET组成，其它3个口用上拉电阻代替了一个FET，不是三态的。因此称作准双向口。