数字逻辑设计第8章(3).pptVIP

* Shift-register counters D0 = F ( Q0 , Q1 , … , Qn-1 ) 反 馈 逻 辑 D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 一般结构： * 1000 0100 0001 0010 有效状态 其他状态 Ring counters（环型计数器） D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 1000 0100 0001 0010 Q0 Q1 Q2 Q3 —— 非自启动的 无效状态 D0 = Qn-1 * 有效状态 无效状态 D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 1000 0100 0001 0010 Q0 Q1 Q2 Q3 自启动的 自校正的 模4计数器 * 利用通用寄存器74x194实现环形计数器 Q0 Q1 Q2 Q3 1 0 CLOCK Q0 Q1 Q2 Q3 1 0 1 0 0 0 Q0 Q1 Q2 Q3 RESET 载入 Q0 Q1 Q2 Q3 CLOCK 自校正的 * 扭环计数器（Johnson Counter） D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 D0 = Qn-1’ 0000 1000 1100 1110 1111 0111 0011 0001 无效 有效的状态循环 * d d d d d d d d 最小成本 自校正设计 1、确定有效的状态循环 2、对无效状态进行处理， 使其进入有效循环。 Q0 Q1 Q2 Q3 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Q0Q1 00 01 11 10 00 01 11 10 Q2Q3 D0 1 0000 1000 1100 1110 1111 0111 0011 0001 有 效 无 效 1001 0100 1010 1101 0110 1011 0101 0010 1 D0 = Q3’ + Q2’·Q1 * = ( (Q2’·Q1)’ · Q3)’ D0 = Q3’ + Q2’·Q1 4位8状态自校正的Johnson计数器 * 利用通用寄存器74x194实现扭环计数器 CLK CLR S1 S0 LIN D QD C QC B QB A QA RIN 74x194 +5V CLOCK RESET_L S1S0接成左移形式 自校正改进： （法一） D0 = Q3’ + Q2’·Q1 Q0 Q1 Q2 Q3 * 利用通用寄存器74x194实现扭环计数器 CLK CLR S1 S0 LIN D QD C QC B QB A QA RIN 74x194 +5V CLOCK RESET_L 自校正改进： （法二）利用置数 每当电路出现0XX0 下一状态就是1000 S0 = Q3’?Q0’ Q0 Q1 Q2 Q3 ‘1’ ‘0’ ‘0’ ‘0’ 0000 1000 1100 1110 1111 0111 0011 0001 * n位移位寄存器能够构成模n的环形计数器 n位移位寄存器能够构成模2n的扭环形计数器 移位寄存器计数器 问题： 实现一个十进制计数器 最少需要 个触发器？ 若用环形计数器形式，需要 位移位寄存器？ 扭环形呢？ * Linear Feedback shift-register（LFSR）counters LFSR计数器 有 2n-1 种有效状态 —— 最大长度序列发生器 反 馈 逻 辑 D Q CK Q D Q CK Q D Q CK Q D Q CK Q CLK FF0 FF1 FF2 FF3 移位寄存器型计数器的一般结构 利用反馈逻辑可以实现 模2～模16 的计数器 * RESET_L CLOCK 奇校验电路 全0态的下一状态？？ 反馈方程 LFSR计数器 有