DSP原理及应用技术第5.1节 通用输入输出口(GPIO).pptVIP

GPIO输入限制：GPxQSELn寄存器 （1）无同步（输入异步）： 该模式用于外设不需要输入同步或是外设自己能够提供同步的情况。例如通信端口SCI、SPI、eCAN和I2C。ePWM错误输入信号也要求独立于SYSCLKOUT。 如果引脚作为通用GPIO输入引脚使用，则异步选项是无效的，且输入限制默认为与SYSCLKOUT同步 （2）仅与SYSCLKOUT同步 引脚在复位时默认的限制模式。该模式下，输入信号仅与SYSCLKOUT同步。 因输入信号是异步的，故需一个SYSCLKOUT的延迟，DSP的输入才发生改变。 （3）用采样窗限制 信号首先与系统时钟SYSCLKOUT同步，然后在输入允许变化之前使用特定个数的系统时钟周期作为输入限制。 该类型的限制中需要指定两个参数：采样周期（信号多久被采样一次）和要采样的点数。 GPIO输入限制 GPIO输入限制：GPxQSELn寄存器 用采样窗限制 采样周期：由GPxCTRL寄存器中的QUALPRDn来确定。 采样点数：由限制选择寄存器GPxQSELn配置，可以配置为为3或是6。当输入在3个或6个连续采样点内均相同时，输入信号才被DSP认可。 GPIO输入限制 （ ） * * * * * * * * * * * * * * * DSP原理及应用 ——跟我动手学TMS320F2833x 电气信息类专业课程 DSP原理及应用 通用输入/输出口(GPIO) 第5.1节 通用输入/输出口（GPIO） TMS320F2833x系列DSP包含多达88个独立可编程复用的GPIO口。 引脚以它们的通用I/O名称来命名（GPIO0~GPIO87）。这些引脚可以被单独地选为数字I/O进行操作，简称为GPIO；或者被连接到不超过三个外设I/O信号中的一个信号上(通过GPxMUXn寄存器)。 如果引脚工作在数字I/O模式，可通过寄存器配置引脚方向（通过GPxDIR寄存器），也可以限制输入信号的脉宽以消除不必要的噪声（通过GPxQSELn、GPACTRL和GPBCTRL寄存器）。 三组32位的输入/输出端口。端口A包含GPIO0~GPIO31，端口B包含GPIO32~GPIO63，端口C包含GPIO64~GPIO87。 GPIO模式选择控制 GPIO配置 引脚功能分配、输入信号限制和外部中断源（XINT1~XINT7，XNMI）都是由GPIO配置控制寄存器来控制的。 可以分配引脚来将器件从HALT和STANDBY低功耗模式唤醒，也可以使能/禁用内部的上拉电阻功能。 GPxCTRL GPIOx限制控制寄存器 GPxQSELn GPIOx限制选择寄存器n GPxMUXn GPIOx复用寄存器n GPxDIR GPIOx方向寄存器 GPAPUD GPIOx上拉禁用寄存器 GPIOXINTxSEL XINTx源选择寄存器 GPIOXNMISEL XNMI源选择寄存器 GPIOLPMSEL LPM唤醒源选择寄存器 GPIO配置步骤 GPIO配置 ①规划引脚功能，即规划引脚作为通用输入或输出I/O口，或复用为特殊功能外设引脚。 ②使能或禁止内部上拉功能（通过配置GPxPUD相应位）。 ③对输入引脚进行限制（通过配置GPxCTRL、GPxQSELn）。 ④配置引脚的功能（通过配置GPxMUXn）。 ⑤对于通用数字I/O口，配置引脚的方向（通过配置GPxDIR）。 ⑥选择低功耗模式唤醒源。若需用I/O口将器件从低功耗模式下唤醒，则需通过配置GPIOLPMSEL寄存器来指定实现唤醒功能的I/O口。 ⑦选择外部中断源。若需用I/O口作为外部中断源的输入引脚，则需配置GPIOINTxSEL和GPIOXNMISEL寄存器来指定I/O口。 GPIO数据控制：GPxDAT、GPxSET、GPxCLEAR、GPxTOGGLE寄存器 GPxDAT寄存器： 无论引脚被配置成何种功能（GPIO或外设功能），数据寄存器中相应的位都反映了引脚当前状态。 向GPxDAT寄存器写控制字可以清零或置位相应的输出锁存器。 如果引脚配置为通用输出I/O功能，引脚将被驱动为低或是高电平。 如果引脚没有被配置成通用输出功能，那么值将被锁存，但是引脚并不被驱动。只有在后来引脚被配置成通用输出I/O时，锁存的值才能被驱动到引脚上。 GPIO数据控制 GPIO数据控制：GPxDAT、GPxSET、GPxCLEAR、GPxTOGGLE寄存器 GPIO数据控制 GPxDAT寄存器： GPxSET寄存器用来将特定GPIO引脚驱动为高电平，而不干扰其它引脚。 如果引脚被配置成通用I/O输出功能，向GPxSET寄存器中的相应位写1，将会使引脚输出锁存置高，并且引脚输出高电平。 如果引脚没有被配置成GPIO输出，那么值将会被锁存，但是引脚不被驱动。只有之后再将引脚配置成G