PLD数字时钟设计.docVIP

PAGE / NUMPAGES 毕业设计 基于PLD的24小时数字钟的设计 系 电子信息工程系 专业 电子信息工程技术 姓名 杨雯 班级 电信122 学号__1201043224 指导教师 徐敏 职称 讲师 设计时间 2014.10.08——2015.04.08 摘 要 本设计基于VHDL语言在EDA平台上采用自顶向下的设计方法用PLD设计一个数字电子钟。该数字钟能实现时、分、秒计数的显示功能，且以24小时循环计时。采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。利用VHDL语言完成了数字钟的设计。在QuartusⅡ开发环境中编译和仿真了所设计的程序,经过仿真结果表明,该设计方法切实可行,该数字时钟具有一定的实际应用性，体现了现在EDA的发展方向。整个系统结构简单，使用方便，功能齐全，精度高，具有一定的开发价值。 关键词： 数字钟,EDA,PLD，VHDL 目录 TOC \o 1-3 \h \z \u HYPERLINK END IF; ELSE --若count不小于16#60#（即count等于或大于16#60#）