第13章Logiclock优化技术.ppt

下载文档 降价啦

0
0
约小于1千字
约 21页
2020-03-26 发布于浙江
举报
版权申诉
保障服务

第13章Logiclock优化技术.ppt

1、本文档共21页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第13章 Logiclock优化技术;13.1 LogicLock优化技术简介;13.1.1 LogicLock 设计方法目标;13.1.2 LogicLock的区域;13.1.3 锁定区域的基本方式;LogicLock技术可以多种设计流程，例如模块化设计流程、层次化设计流程、增量法设计流程、分组法设计流程。一般来说，具体的流程，如图13.2所示。;13.2 为应用LogicLock技术准备的具体实例;13.2.1 数字滤波器结构及其VHDL描述;13.2.2 滤波器设计和结果;13.3 LogicLock优化设计——底层模块设计;13.3.1 建立底层模块工程;13.3.2 建立父区域;13.3.3 定义逻辑锁定子区域;13.3.4 将设计实体移至锁定区域;13.3.5 编译优化锁定后的filter模块;13.3.6 输出逻辑锁定后的VQM文件;13.4 LogicLock优化设计——顶层设计;13.4.1 建立顶层工程;13.4.2 将VQM文件加到顶层工程中;13.4.3 导入LogicLock约束;13.5 小结