第二章 逻辑门电路2.docVIP

PAGE PAGE 47 电路中D3、D4的作用是提高开关速度，当Uo由1跳到0时，经D3、D4提供放电回路，加速Uo的下降速度。R4电阻由接地改为接在Uo上的目的是降低静态功耗，R1电阻取值改为20kΩ也是为了降低电路的功耗。该电路的电阻值比TTL门电路相应的电阻值大，主要目的是降低电路的功耗。实现的是与非的逻辑功能。 电路中二极管采用肖特基二极管，其正向导通压降为0.4V，而肖特基三极管的发射极的正偏电压为0.7V，集电极的正偏电压为0.4V。因此，电路的阈值电压将变为： =0.7+0.7-0.4=1.0V 输出的高低电平值：UOH=3.6V UOL=0.3V。 输入端的短路电流IIL= 习题2.6 习题2.6图TTL与非门电路所示的电路中，若在某一输入端与地之间接一电阻R，其余输入端悬空，试问： ⑴ 保证与非门可靠关闭时的最大电阻即关门电阻ROFF为多大值？ ⑵ 保证与非门可靠开通时的最小电阻即开门电阻RON为多大值？ 解：若在输入端A与地之间接一电阻Ri，则Ri与地之间的电压Ui为： （1）≤ 即 ≤0.8V Ri ≤0.686k? ROFF ?700? (2) ≥ 即 ≥1.5V 由此可得： Ri ≥1.6k? , 一般选RON=2k? 工程计算： 得 RON =ROFF?1.5k? 习题2.7 习题2.7图所示电路由TTL与非门组成。设G1～G4门的平均传输延迟时间相同为30ns，现测得输出端F的振荡频率为3.2MHz，试求G5的平均传输延迟时间tpd5。 习题2.7图 习题2.7图 F G1 G2 G3 G4 G5 解：根据F的频率求出F的振荡周期，T=312.5ns，由于五个与非门输出为原信号的非，所以延迟时间应为T/2≈156ns，则第五个与非门的延迟时间为36ns。 习题2.8 有两个TTL与非门芯片，测得它们的关门电平分别为UOFFA = 1.1V，UOFFB = 0.9V；开门电平分别为UONA = 1.3V，UONB = 1.7V。它们输出的高电平和低电平相同，试判断哪一个门的抗干扰能力大? 解：描述门电路的抗干扰能力的大小通常用噪声容限UN来衡量。通常噪声容限电压UN越大，门电路的抗干扰能力越强。 低电平噪声容限UNL是指在保证输出高电平的前提下，允许叠加在关门电平UOFF上的最大正向干扰电压。 高电平噪声容限UNH是指在保证输出低电平的前提下，允许叠加在开门电平上的最大负向干扰电压。 由于两个门的输出的高电平和低电平相同，而开门电平和关门电平却不相同，因此抗干扰能力是不同的。 C1T1习题2.9图 C1 T1 习题2.9图 B UC RC C2 线与 T2 F R2 A R1 C1 C2 F （b） （a） 可知： ≥ 高电平噪声容限UNH： 可知：≥ 综上分析可知：门A的抗干扰能力比门B大。 习题2.9 习题2.9图（a）所示电路中，输出 F与C1和C2之间具有与逻辑关系，称为线与，用 虚线框标注。试写出F与C1和C2之间的电平关 系表、真值表和逻辑式，并画出等效的逻辑图。 解：由电路图可知，当A和B中有一个为高 电平时，设A为高电平，它所对应的三极管T1将 饱和导通，C1为低电平，此时输出F也为低电平。 习题表2.6C1 C2FL LL HH LH HLLLH习题表2.7C1 C2F 习题表2.6 C1 C2 F L L L H H L H H L L L H 习题表2.7 C1 C2 F 0 0 0 1 1 0 1 1 0 0 0 1 采用正逻辑体制进行描述，高电平用逻辑1来表示，低电平用逻辑0来表示，可得描述电路逻辑关系的真值表如习题表2.7所示。由真值表写出电路的逻辑表达式： 电路的等效图如习题2.9图（b）所示。 习题2.10 若要实现习题2.10图中各TTL门电路输出端所示的逻辑功能，各电路的连接是否正确？如果不正确，试说明理由。 （a） （a） A B 悬空 A C 习题2.10图 F1=AB ≥1 A B F4=A+B （d） A B F5=ABCD （e） D A B F2=AB （b） ≥1 A B 悬空 F3=A+B （c） 100Ω ≥1 F6=AB+CD （f） B C D Ucc 解：本题目涉及TTL门电路的正确使用的问题，解题时主要从以下几个方面来判断： 门电路的多余输入端的处理； E2 E2 RE T1 B UC RC 线或 T2 F A (a) E1 习题2.11图 (b) F E1 E2 ≥1 输出端不能直接相接； 带载能力的问题。 (a) 正确； (b) 错误，F=0; (c) 错误，F=0;